半导体结构及其形成方法与流程

本发明的实施例涉及半导体结构及其形成方法。

背景技术：

随着半导体技术的发展，半导体芯片/管芯变得越来越小。同时，更多功能需要集成在半导体管芯内。因此，半导体管芯需要将越来越多的i/o焊盘封装在更小的区域内，并且i/o焊盘的密度随着时间的推移快速提高。结果，半导体管芯的封装变得更加困难，这会对封装产量产生不利影响。

传统的封装技术可以划分为两类。在第一类中，晶圆上的管芯在被切割之前进行封装。这种封装技术具有一些有利的特征，诸如更大的生产量和更低的成本。此外，需要较少的底部填充物或模塑料。然而，这种封装技术也存在缺陷。如前所述，管芯的尺寸变得越来越小，并且对应的封装件仅可为扇入型封装件，其中，每个管芯的i/o焊盘都被限于直接位于对应管芯的表面上方的区域。由于管芯的面积有限，i/o焊盘的数量由于i/o焊盘的间距的限制而受到限制。如果焊盘的间距减小，则可能发生焊料桥接。此外，在固定的焊球尺寸需求下，焊球必须具有特定尺寸，这进而限制可以封装在管芯表面上的焊球的数量。

在另一类封装中，管芯在它们被封装之前被切割而与晶圆分离，并且仅封装“已知良好管芯”。这种封装技术的有利特征在于可能形成扇出型封装件，这意味着管芯上的i/o焊盘可以被重新分布至比管芯更大的区域，并且因此可以增加封装在管芯表面上的i/o焊盘的数量。

技术实现要素：

本发明的实施例提供了一种半导体结构，包括：介电层，设置在再分布层上；空腔，位于所述介电层中，多个接触件定位在所述再分布层上方的所述空腔中；部件，接合至所述多个接触件；底部填充物，设置在位于所述介电层和所述部件之间的所述空腔中；以及多个连接件，位于所述介电层上，所述连接件穿过所述介电层连接至导体，所述导体与所述多个接触件处于相同的金属化水平。

本发明的另一实施例提供了一种形成半导体结构的方法，包括：图案化介电层以在所述介电层中产生空腔，多个接触件暴露在所述空腔中；将部件接合至所述多个接触件，所述空腔的周界围绕所述部件的周界延伸；在所述空腔中以使得所述底部填充物填充位于所述部件下方和所述多个接触件周围的空间的方式放置底部填充物；以及在所述空腔旁边的所述介电层上方形成连接件，其中，所述连接件延伸穿过所述介电层以接触下面的导体，所述导体与所述多个接触件处于相同的金属化水平。

本发明的又一实施例提供了一种形成半导体结构的方法，包括：在衬底上形成多个接触件和多个导线；在所述多个接触件和所述多个导线上方沉积介电层；图案化所述介电层以形成第一空腔，通过所述第一空腔暴露所述多个接触件；图案化所述介电层以形成多个第二空腔，其中通过所述多个第二空腔的每个暴露导线；在所述多个第二空腔的每个中形成连接件，每个连接件连接至在每个第二空腔中暴露的相应的导线；将器件接合至所述多个接触件，以所述器件的底面超过所述第一空腔的侧壁的上部边缘的方式将所述器件定位在所述第一空腔上方；以及在所述第一空腔中放置底部填充物，所述底部填充物沿着所述多个接触件的侧壁和所述第一空腔的侧壁延伸。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件没有按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意增加或减少。

图1、图2、图3、图4、图5以及图6a是根据一些实施例的形成半导体结构的各个中间阶段的截面图。

图6b是根据一些实施例的形成半导体结构的中间阶段的平面图。

图7和图8a是根据一些实施例的形成半导体结构的各个中间阶段的截面图。

图8b是根据一些实施例的半导体结构的平面图。

图9是根据一些实施例的形成半导体结构的中间阶段的截面图和平面图。

图10是根据一些实施例的形成半导体结构的中间阶段的截面图和平面图。

具体实施方式

以下公开内容提供了多种不同实施例或实例，以实现本发明的不同特征。下面描述部件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可包括第一部件和第二部件直接接触的实施例，也可包括形成在第一部件和第二部件之间的附加部件，使得第一部件和第二部件不直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所讨论的实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括在使用或操作过程中器件的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

根据各个示例性实施例提供了一种半导体结构及其形成方法。示出了形成半导体结构的中间阶段并且讨论了实施例的变形。在一些实施例中，半导体结构可包括结合至封装件的部件。可以使用多个连接件将部件接合至封装件。在一些实施例中，封装件的上表面可包括位于部件下方的空腔，并且多个连接件可定位在空腔中。在一些实施例中，底部填充物可设置在空腔中并且底部填充物围绕位于部件和封装件之间的连接件。在一些实施例中，空腔可有助于限制底部填充物免于延伸超出空腔的侧壁，从而防止或减少底部填充物渗出到封装件的表面的其它区域并且造成与其它连接间或部件的干扰。在一些实施例中，空腔可以减少遮挡区，遮挡区是包围着部件的区域，由于来底部填充物渗出的污染的可能性很高，在遮挡区中不能放置连接件和其它部件。

图1示出了根据一些实施例的集成扇出式封装件100的实例。虽然在本文中进行讨论扇出封装件，但是可以使用其它封装件。例如，在一些实施例中，可以使用扇入封装件。

可使用任何合适的方法形成封装件100。例如，载体衬底(未示出)可具有在载体衬底上形成的缓冲层24。通常地，在后续的加工步骤期间，载体衬底提供临时的机械和结构支撑。例如，载体衬底可以包括任何合适的材料，任何合适的材料诸如硅基材料(诸如硅晶圆、玻璃或氧化硅)或其它材料(诸如氧化铝、陶瓷材料)、这些材料的任意组合等。在一些实施例中，载体衬底是平坦的以适应进一步的处理。

缓冲层24可以是介电层，该介电层可以是聚合物(诸如聚苯并恶唑(pbo)、聚酰亚胺、苯并环丁烯(bcb)等)、氮化物(诸如氮化硅等)、氧化物(诸如氧化硅、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)或它们的组合等)等，并且例如，可以通过旋涂、层压、化学汽相沉积(cvd)等来形成缓冲层24。在一些实施例中，缓冲层24是具有介于约2μm与约6μm之间的均匀厚度的平面层。缓冲层的顶面和底面是平坦的。

接下来，根据一些实施例，在图1中描述的通孔(“tv”)33可以形成在缓冲层上方。如在图1中可以看出，通孔33提供从封装件的一侧到封装件的另一侧的电连接。例如，可以通过在缓冲层上方形成导电晶种层26形成导电通孔33。在一些实施例中，晶种层26是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。晶种层可由铜、钛、镍、金或它们的组合等制成。在一些实施例中，晶种层26包括钛层和位于钛层上方的铜层。例如，可以使用物理汽相沉积(pvd)、cvd、原子层沉积(ald)、它们的组合等形成晶种层26。

接下来，可以沉积和图案化掩模层(未示出)，掩模层诸如图案化的光刻胶层，其中，掩模层中的开口暴露了晶种层26。例如，使用化学镀工艺或电化学镀工艺利用导电材料填充开口，从而产生tv33。tv33可包括铜、铝、钨、镍、焊料或它们的合金。tv33的顶视图形状可以为矩形、正方形、圆形等。通过随后放置的管芯34的厚度来确定tv33的高度，在一些实施例中，tv33的高度大于管芯34的厚度。

接下来，例如，可以在灰化和/或湿法剥除工艺中去除掩模层。实施蚀刻步骤以去除晶种层26的暴露部分，其中，蚀刻可以是各向异性蚀刻。另一方面，与tv33重叠的晶种层26的部分保留未蚀刻。

tv33也可以利用通过引线接合工艺放置的金属丝钉来实现，引线接合工艺诸如铜引线接合工艺。

接下来，根据一些实施例，管芯34附接至缓冲层24的后侧。在一些实施例中，管芯34可以通过粘合层(诸如管芯附接膜(daf))粘合至缓冲层。如图1所示的，管芯34可以是单个管芯，或在一些实施例中，可以附接两个或两个以上的管芯，并且管芯34可以包括适合特定方法的任何管芯。例如，管芯34可以包括静态随机存取存储器(sram)芯片或动态随机存取存储器(dram)芯片、处理器、存储器芯片、逻辑芯片、模拟芯片、数字芯片、中央处理单元(cpu)、图形处理单元(gpu)或它们的组合等。管芯34可以附接至用于特定设计或应用的合适的位置。例如，图1示出了一个实施例，其中，集成电路管芯34安装在中心区中，其中，tv33定位在周界周围。在其它实施例中，管芯34可以从中心偏移。

管芯34可包括衬底35，衬底35耦合至粘合层36，其中，半导体衬底35的后表面耦合至粘合层36。例如，衬底35可包括掺杂或未掺杂的块状硅或绝缘体上半导体(soi)衬底的有源层。通常，soi衬底包括形成在绝缘体层上的诸如硅的半导体材料的层。例如，绝缘层可以是掩埋氧化物(box)层或氧化硅层。在诸如硅或玻璃衬底的衬底上提供绝缘体层。可选地，衬底可以包括另一元素半导体，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp；或它们的组合。也可以使用诸如多层或梯度衬底的其它衬底。

可以在衬底的顶面处形成诸如晶体管、电容器、电阻器、二极管、光电二极管、熔断器等的有源器件(未示出)。可以在衬底上方形成互连结构(未示出)并且互连结构电连接有源器件以形成功能电路。在一些示例性实施例中，管芯34包括金属柱40(诸如铜柱)，金属柱40通过互连结构电耦合至管芯34中的诸如晶体管(未示出)的器件。在一些实施例中，介电层38形成在相应管芯34的顶面处，金属柱40的至少下部位于介电层38中。在一些实施例中，金属柱40的顶面还可以与金属柱38的顶面平齐。可选地，不形成介电层38，并且金属柱40突出于管芯34的顶层之上。

接下来，可以在管芯34和tv33上模塑模制材料42。模制材料42填充位于管芯34和tv33之间的间隙，并且模制材料42可以与缓冲层接触。此外，当金属柱40是突出金属柱时，模制材料42填充到各金属柱40之间的间隙中。模塑材料42可包括模塑料、模制底部填充物、环氧树脂或树脂。在模塑后，模制材料42的顶面可高于金属柱40和tv33的顶端。

接下来，实施研磨步骤以减薄模制材料42，直至暴露金属柱40和tv33。由于研磨，tv33的顶端与金属柱40的顶端基本上齐平(共面)，并且tv33的顶端与模制材料42的顶面基本上齐平(共面)。作为研磨的结果，可以生成诸如金属颗粒的金属残留物，并且留在顶面上。因此，在研磨之后，例如，可以通过湿法蚀刻实施清洁，使得去除金属残留物。

接下来，参考图2，形成一个或多个再分布层(rdl)43。通常，rdl提供与tv33和/或金属柱40的图案不同的允许用于完整的封装件的引脚输出接触图案的导电图案，以允许更加灵活地放置tv33和管芯34。rdl可以用于提供至管芯34或tv33的外部电连接。rdl可以进一步用于将管芯34电耦合至tv33，tv33可以电耦合至一个或多个其它封装件、封装衬底、部件等或它们的组合。rdl包括导线44和通孔连接件48，其中通孔连接件48将上面的线(例如，上面的导线44)连接至下面的导电部件(例如，tv33、金属柱40和/或导线44)。

可以使用任何合适的工艺来形成rdl43。例如，在一些实施例中，在模制材料42和管芯34上形成介电层50。在一些实施例中，介电层50由聚合物形成，聚合物可以是可以使用光刻图案化的光敏材料，光敏材料诸如聚苯并恶唑(pbo)、聚酰亚胺、苯并环丁烯(bcb)等。在其它实施例中，介电层50由诸如氮化硅的氮化物、诸如氧化硅的氧化物、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)等形成。介电层50可以通过旋涂、层压、cvd等或它们的组合来形成。然后，图案化介电层50以形成开口从而暴露金属柱40和tv33。在实施例中，介电层50由光敏材料形成，可以根据所需的图案通过暴露介电层50来实施图案化并且显影以去除不期望的材料，从而暴露金属柱40和tv33。诸如使用图案化的掩模和蚀刻的其它方法也可以用于图案化介电层50。

在介电层50上方和在形成于介电层中50的开口中形成晶种层(未示出)。在一些实施例中，晶种层是金属层，晶种层可以是单层或包括由不同的材料形成的多个子层的复合层。在一些实施例中，该晶种层包括钛层和位于钛层上方的铜层。例如，可以使用pvd等形成晶种层。然后根据期望的再分布图案(诸如图1所示的图案)在晶种层上形成并且图案化掩模。在一些实施例中，掩模是通过旋涂等形成的光刻胶并且暴露于光以用于图案化。图案化形成穿过掩模的开口以暴露晶种层。在掩模的开口中和晶种层的暴露部分上形成导电材料。可通过诸如电镀或化学镀等的镀形成导电材料。导电材料可以包括金属，金属如铜、钛、钨、铝等。然后，去除光刻胶和晶种层的在其上未形成导电材料的部分。可以通过诸如使用氧等离子体等的可接受的灰化或剥离工艺去除光刻胶。一旦去除光刻胶，诸如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)去除晶种层的暴露部分。晶种层的剩余部分和导电材料形成导线44和通孔连接件48。介电层52形成在介电层50上方以为后续层提供更平坦的表面，并且可以使用与用于形成介电层50类似的材料和工艺来形成介电层52。在一些实施例中，介电层52由聚合物、氮化物、氧化物等形成。在一些实施例中，介电层52是通过旋涂工艺形成的pbo。

在一些实施例中，可以形成额外的rdl43。可以使用与以上参考其它rdl描述的类似的工艺和材料形成额外的rdl。

接下里，参照图3，在rdl43上形成最上部的金属化层300。为简单起见，在图3至图5、图6a、图7、图8a中以及在图9和图10的截面图中省略了封装的细节，并且仅仅示出rdl43的将要接合部件的部分。然而，上述有关封装件100的讨论适用于在每个图中所描绘的每个实施例。

最上部金属化层300可以使用与上面关于rdl43描述的那些相同或相似的工艺形成。最上部金属化层300可包括接触件202和导线44。在一些实施例中，接触件302可以用于至部件的外部连接，而最上部金属化层300中的导线44不直接用于外部连接。

接下来，参考图4，介电层400沉积在最上部金属化层300上方并且图案化介电层400。介电层400可以使用与上面描述的那些相同或相似的工艺形成。例如，使用光刻法图案化介电层400以暴露导线44的部分。例如，还使用光刻法图案化介电层400以暴露接触件302并且产生围绕接触件302的空腔402。如下面更详细地讨论的，部件将接合至接触件302并且底部填充物将设置在位于部件和下面的rdl43之间的接触件302周围。空腔402可以限定或有助于限定底部填充物进入所需区域，并且空腔402防止或减少底部填充物渗出到封装件的表面的其它区域从而导致不良的干扰。

如可以从图4中看出，产生的空腔402围绕接触件302，使得在空腔402的一侧上具有比空腔402的其它侧更大的开口区域。空腔402的更大开口区域形成了底部填充物分配区404。如将在下面进一步详细解释的，底部填充物将会沉积在空腔的底部填充物分配区404，并且例如，底部填充物将由于毛细作用力流入到围绕接触件302的空间。底部填充物分配区404的开口区域提供了用于底部填充工艺的处理空间。

接下来，根据一些实施例在最上部金属化层300的导线44上方形成并且图案化凸块下金属(ubm)70，从而形成与图5中实施例示出的导线44的电连接。ubm70提供了电连接，可以在ubm70上面放置电连接件(例如，焊球/凸块、导电柱等)。在实施例中，凸块下金属70包括扩散阻挡层、晶种层或它们的组合。扩散阻挡层可以包括ti、tin、ta、tan或它们的组合。晶种层可以包括铜或铜合金。然而，其它金属，诸如镍、钯、银、金、铝、他们的组合以及它们的多层也可以包括在内。在实施例中，使用溅射形成凸块下金属70。在其它实施例中，可以使用电镀。

根据一些实施例，参考图6a，在凸块下金属70上方形成连接件68。连接件68可以是焊球、金属柱、可控坍塌芯片连接(c4)凸块、微凸块、化学镀镍-化学镀钯浸金技术(enepig)形成的凸块、它们的组合(例如，具有与其附接的焊球的金属柱)等。连接件68可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合的导电材料。在一些实施例中，如实例，连接件68包括共晶材料并且连接件68可以包括焊料凸块或焊球。例如，焊料材料可以是铅基焊料和无铅焊料，诸如用于铅基焊料的pb-sn组分、包括insb的无铅焊料；锡、银和铜(sac)组分，以及具有共同熔点并且在电气应用中形成导电焊料连接的其它共晶材料。如实例，对于无铅焊料，可以使用不同组分的sac焊料，诸如sac105(锡98.5％、银1.0％、铜0.5％)、sac305和sac405。诸如焊球的无铅连接件也可以由锡铜(sncu)化合物形成，而不使用银(ag)。可选地，无铅焊料连接件可以包括锡和银、sn-ag，不使用铜。在一些实施例中，可以实施回流工艺，在一些实施例中给出局部球形形状的连接件68。可选地，连接件68可以包括其它形状。例如，连接件68也可以包括非球形导电连接件。

在一些实施例中，连接件68包括通过溅射、印刷、电镀、化学镀、cvd等形成的金属柱(诸如铜柱)，在连接件528上具有或不具有焊料材料。金属柱可以无焊料并且具有基本垂直的侧壁或锥形的侧壁。

虽然在图6a中仅示出一个连接件68，在一些实施例中，围绕空腔402形成多个连接件68。这示出在图6b中。在一些实施例中，连接件68可大致均匀地沿着腔402的周界进行分配。在一些实施例中，连接件可以沿着遮挡区的边缘间隔开，由于通过对封装件的区域施加底部填充物并且所需区域的底部填充物渗出至封装件表面的周围区域导致的干扰，遮挡区是不放置连接件68的区域。

接下来，参考图7，部件700接合至接触件302。在一些实施例中，部件700可以是集成无源器件。在一些实施例中，部件700可以是有源器件。在一些实施例中，部件700可以是管芯。可以使用适合于特定应用的任何部件。在一些实施例中，部件700可以是多终端部件。例如，在一些实施例中，部件700可以具有多于两个终端。在一些实施例中，部件700可以具有两个以下的终端。

如图7中示出的，部件700可以通过接触件302接合至封装件100。部件70可包括位于部件700的表面上的一个或多个连接件702。通过将接触件302接合至连接件702，部件700可以接合至封装件100。在一些实施例中，多于两个的连接件702分别接合至相同数量的接触件302。

参考图8a，底部填充物800添加到空腔402。在一些实施例中，底部填充物800是用于垫层的保护材料并且支撑部件700免于操作和环境退化(诸如通过在操作期间产生的热量导致的应力)。例如，底部填充物800可包括液体环氧树脂或其它保护材料，然后固化底部填充物800从而硬化。

在一些实施例中，可通过分配底部填充物800进入空腔402的底部填充物分配区404将底部填充物800放置在部件700和rdl43之间。底部填充物800可以以液体形式注入到底部填充物分配区404，使得底部填充物800使用毛细作用力流入到部件700下方和围绕接触件302的空间。空腔402将有助于限定进入空腔402的底部填充物800，并且空腔402可以减少或防止底部填充物800从所需的区域流出和对于连接件68的不希望的干扰。

参考图8b，图8b是根据一些实施例示出的半导体结构的平面图。部件700在空腔402上方接合至封装件100。以底部填充物填充到位于接触件302(在图8a中示出的)之间和位于部件700和最上部rdl43之间的间隙中的方式将底部填充物800设置在空腔402中，最上部rdl43形成了空腔402的底面。如通过图8b示出的，部分的底部填充物80可以或可以不延伸至介电层400(诸如空腔402的侧壁)。此外，在自顶向下视图中虽然底部填充物800示出为仅部分地填充空腔402，在其它实施例中，在自顶向下视图中底部填充物800可以完全填充空腔402。部件700的中心点可以与底部填充物800的中心点偏移，使得底部填充物800从部件700的第一侧比从部件700的第二侧延伸得更远。在一些实施例中，底部填充物800被限定在空腔402中。沿着空腔402的周界定位多个连接件68。

最终，随着载体衬底(未示出)从封装件100分离并且缓冲层(未示出)从封装件100清除，封装件100的工艺可以结束。如果在晶圆上形成多个封装件100，晶圆可以被分割成多个封装件100。

参考图9，根据一些实施例示出了半导体结构的平面图和截面图。截面图是沿着在平面图中描述的线x-x截取的。

该结构包括部件700，部件700接合至封装件100的表面。封装件100包括位于rdl43上方的上部金属化层300。部件700使用接触件302接合至封装件100，接触件302包括在上部金属化层300中。多个连接件68设置在封装件100上。每个连接件68通过ubm70电连接并且物理连接至上部金属化层300。ubm延伸穿过位于封装件100的上表面上的介电层400，以接触上部金属化层300。

在空腔402上方定位部件700。空腔402是位于封装件100的上表面上的介电层400中的开口。空腔402的周界围绕部件700的周界延伸。如上面讨论的，空腔402包括底部填充物分配区404。底部填充物800可以以液体形式注入到底部填充物分配区404，使得底部填充物800使用毛细作用力流入到部件700下方和接触件302周围的空间。空腔402可以有助于限定底部填充物800进入空腔402，并且空腔402可以减少或防止底部填充物800免于流出所需的区域并且导致对于连接件68的不希望的干扰。

部件700的邻近于底部填充物分配区404的一侧可以称为“流入侧”，因为分配到底部填充物分配区404的底部填充物800将会从该侧“流入”至部件700下方的区域。部件700的另一侧可以称为“流出侧”，因为底部填充物800可以从位于部件700下方的该侧流出并且进入空腔402的周界区。这些名称仅是方便参考但不意欲限制本发明。

在一些实施例中，定位的部件700的流出侧的边缘距离介电层400的最近边缘为最小距离b。在一些实施例中，如图9中描述的，部件700可包括三个流出侧。第一流出侧的位置距离介电层400的最近边缘为最小距离b1，第二流出侧的位置距离介电层400的最近边缘为最小距离b2，以及第三流出侧的位置距离介电层400的最近边缘为最小距离b3。在一些实施例中，距离b1、距离b2以及距离b3是大约相等的距离。在一些实施例中，最小距离b1、最小距离b2以及最小距离b3可以是不同的距离。在一些实施例中，最小距离b(包括最小距离b1、最小距离b2以及最小距离b3)可以是约0μm至约100μm(诸如50μm)。

在流入侧上的部件700的边缘距离介电层400的最近边缘处可以定位为最小距离c。在一些实施例中，最小距离c可大于距离b。例如，附加的空间可有利于特定的工艺步骤(诸如分配底部填充物800进入底部填充物分配区404)。在一些实施例中，最小距离c可以是约100μm至约200μm(诸如150μm)。

在一些实施例中，连接件68距离形成空腔402的介电层400的边缘处定位为最小距离a。例如，最小距离a可以是限定遮挡区的边缘的最小距离，为了消除或减小底部填充800渗出空腔402对连接件68造成干扰的可能性，遮挡区的区域通常不放置连接件。在一些实施例中，距离a可以是约0μm至约150μm(诸如75μm)。

其它的实施例也是可能的。参考图10，图10是根据一些实施例示出的半导体结构的平面图和截面图。该结构包括部件700，部件700接合至封装件200的表面。封装件200包括位于rdl43上方的上部金属化层300。部件700使用接触件302接合至封装件200，接触件302包括在上部金属化层300中。多个连接件68设置在封装件100上。每个连接件68通过ubm70电连接并且物理连接至上部金属化层300。ubm延伸穿过位于封装件200的上表面上的介电层400，以连接至上部金属化层300。

在空腔402上方定位部件700。空腔402是位于封装件200的上表面上的介电层400中的开口。空腔402的周界围绕部件700的周界延伸。空腔402包括底部填充物分配区404。底部填充物800可以以液体形式注入到底部填充物分配区404，使得底部填充物800使用毛细作用力流入到部件700下方和接触件302周围的空间。空腔402可以有助于限定底部填充物800进入空腔402，并且空腔402可以减少或防止底部填充物800免于流出所需的区域并且导致对于连接件68的不希望的干扰。

在一些实施例中，定位的部件700的流出侧的边缘距离介电层400的最近边缘为最小距离b。在一些实施例中，如图10中描述的，部件700可包括三个流出侧。第一流出侧距离介电层400的最近边缘定位最小距离b1，第二流出侧距离介电层400的最近边缘定位最小距离b2，以及第三流出侧距离介电层400的最近边缘定位最小距离b3。在一些实施例中，最小距离b1、最小距离b2以及最小距离b3是大约相等的距离。在一些实施例中，最小距离b1、最小距离b2以及最小距离b3可以是不同的距离。在一些实施例中，最小距离b(包括最小距离b1、最小距离b2以及最小距离b3)可以是约0μm至约100μm(诸如50μm)。

在流入侧上部件700的边缘距离介电层400的最近边缘处可以定位为最小距离c。在一些实施例中，最小距离c可大于距离b。例如，附加的空间可有利于特定的工艺步骤(诸如分配底部填充物800进入底部填充物分配区404)。在一些实施例中，最小距离c可以是约100μm至约200μm(诸如150μm)。

在一些实施例中，连接件68距离形成空腔402的介电层400的边缘处定位为最小距离a。例如，最小距离a可以是限定遮挡区的边缘的最小距离，为了消除或减少底部填充800渗出空腔402对连接件68造成干扰的可能性，遮挡区的区域通常不放置连接件。在一些实施例中，最小距离a可以是约0μm至约150μm(诸如75μm)。

在一些实施例中，可以在介电层400上定位坝状物1000。坝状物100可以以坝状物100邻近于空腔402并且坝状物1000可以用作位于空腔402和一个或多个连接件68之间的阻挡件的方式定位。在一些实施例中，坝状物1000以跟随空腔402的部分周界的方式沿着介电层400延伸。例如，如图10中描述的，坝状物1000可以沿着空腔402的部分周界延伸，坝状物1000邻近于底部填充物分配区404，但是坝状物1000可以定位在任何合适的位置。坝状物1000可以具有包括三个分支的u形，每个分支沿着空腔402的不同边缘延伸。如图10中描述的，坝状物1000可以具有完全沿着空腔402的一个侧壁延伸的中间分支，以及接触中间分支并且分别沿着空腔402的其它侧壁部分地延伸的两个次级分支。该u形可沿着底部填充物分配区404的三侧延伸。在一些实施例中，坝状物1000可具有厚度d，厚度d为约5μm至约15μm(诸如10μm)。在一些实施例中，距离a大于厚度d的尺寸的两倍。

如上面描述的，位于空腔上方的部件可以接合至封装件。在一些实施例中，空腔可有助于限制底部填充物免于延伸超出空腔的侧壁，从而防止或减少底部填充物渗出到封装件的表面的其他区域并且对位于封装件的表面上的其它连接件的干扰。在一些实施例中，空腔可以减小围绕部件的区域，由于来底部填充物渗出污染的可能性很高，连接件和其它部件不能放置在该区域中。

根据一些实施例提供了一种结构。该结构包括设置在衬底上的介电层。空腔位于介电层中，并且多个接触件定位在空腔中并且接合至衬底。该结构包括接合至多个接触件的部件。底部填充物设置在位于介电层和部件之间的空腔中。在介电层上包括多个连接件，连接件穿过介电层连接至导体，导体处于与多个接触件相同的金属化水平。

在上述结构中，其中，所述部件是集成无源器件。

在上述结构中，其中，所述底部填充物沿着所述介电层的侧壁延伸，但是所述底部填充物不沿着所述介电层的顶面延伸。

在上述结构中，其中，所述底部填充物沿着所述介电层的侧壁延伸，但是所述底部填充物不沿着所述介电层的顶面延伸，还包括设置在所述介电层上的坝状物，所述坝状物定位在所述空腔的侧边缘和所述多个连接件的一个之间。

在上述结构中，其中，所述底部填充物沿着所述介电层的侧壁延伸，但是所述底部填充物不沿着所述介电层的顶面延伸，还包括设置在所述介电层上的坝状物，所述坝状物定位在所述空腔的侧边缘和所述多个连接件的一个之间，其中，所述坝状物以跟随所述空腔的周界的至少部分的方式沿着所述介电层延伸。

在上述结构中，其中，所述底部填充物沿着所述介电层的侧壁延伸，但是所述底部填充物不沿着所述介电层的顶面延伸，还包括设置在所述介电层上的坝状物，所述坝状物定位在所述空腔的侧边缘和所述多个连接件的一个之间，其中，所述坝状物以跟随所述空腔的周界的至少部分的方式沿着所述介电层延伸，从所述空腔的所述侧边缘至所述多个连接件的所述一个的距离大于所述坝状物的厚度的两倍。

在上述结构中，其中，从所述部件的第一侧壁至所述介电层的面向所述部件的所述第一侧壁的第一侧壁的距离大于从所述部件的第二侧壁至所述介电层的面向所述部件的所述第二侧壁的第二侧壁的距离。

在上述结构中，其中，所述部件定位在所述空腔中，使得所述部件的三个侧壁离所述介电层的面向相应的侧壁的边缘的距离相同。

在上述结构中，其中，所述部件接合至所述多个接触件的三个或者更多个。

根据一些实施例提供了一种方法。该方法包括图案化介电层以在介电层中产生空腔。在空腔中暴露多个接触件。该方法还包括将部件接合至多个接触件，空腔的周界围绕所述部件的周界延伸；该方法还包括以使得底部填充物填充围绕多个接触件的位于部件和介电层之间的空间的方式在空腔中放置底部填充物。该方法还包括在空腔旁边的介电层上方形成连接件，其中，连接件延伸穿过介电层以接触下面的导体，导体与多个接触件处于相同的金属化水平。

在上述方法中，其中，所述底部填充物沿着所述介电层的侧壁延伸，但是所述底部填充物不沿着所述介电层的顶面延伸。

在上述方法中，其中，所述部件接合至所述多个接触件的三个或者更多个。

在上述方法中，其中，所述部件接合至所述多个接触件的三个或者更多个，还包括：在所述空腔的边缘和所述连接件之间的所述介电层上形成坝状物。

在上述方法中，其中，所述部件接合至所述多个接触件的三个或者更多个，其中，所述部件的中心点与所述空腔的中心点偏移，并且其中，在所述空腔的第一区域中以液体形式放置所述底部填充物，所述底部填充物从所述第一区域流入至位于所述部件下方和所述多个接触件周围的空间。

在上述方法中，其中，所述部件接合至所述多个接触件的三个或者更多个，其中，所述部件的中心点与所述空腔的中心点偏移，并且其中，在所述空腔的第一区域中以液体形式放置所述底部填充物，所述底部填充物从所述第一区域流入至位于所述部件下方和所述多个接触件周围的空间，所述部件不覆盖所述第一区域。

根据一些实施例提供了一种方法。该方法包括在衬底上形成多个接触件和多个导线以及在多个接触件和多个导线上方沉积介电层。该方法还包括图案化介电层以形成第一空腔，通过第一空腔暴露多个接触件。该方法也包括图案化介电层以形成多个第二空腔，其中通过多个第二空腔的每个暴露导线。该方法还包括在多个第二空腔的每个中形成连接件，每个连接件连接至在每个第二空腔中暴露的相应的导线。该方法还包括将器件接合至多个接触件，以器件的底面超过第一空腔的侧壁的上部边缘的方式将器件定位在第一空腔上方。该方法还包括在第一空腔中放置底部填充物，底部填充物沿着多个接触件的侧壁和第一空腔的侧壁延伸。

在上述方法中，还包括：在所述介电层上方形成坝状物，所述坝状物定位在所述连接件的一个和所述第一空腔的侧壁之间。

在上述方法中，还包括：在所述介电层上方形成坝状物，所述坝状物定位在所述连接件的一个和所述第一空腔的侧壁之间，其中，所述坝状物以跟随所述空腔的周界的至少部分的方式沿着所述介电层延伸。

在上述方法中，其中，所述器件的中心点与所述第一空腔的中心点偏移。

在上述方法中，其中，在所述第一空腔的第一区域中以液体形式放置所述底部填充物，所述底部填充物从所述第一区域流入至位于所述器件和所述介电层之间的空间。

上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本发明的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其它的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。