一种阻变存储器及其制作方法与流程

本发明涉及阻变存储器技术领域，更为具体的说，涉及一种阻变存储器及其制作方法。

背景技术

阻变存储器(rram，resistiverandomaccessmemory)主要是利用某些薄膜材料，在电激励的作用下会现出不同电阻状态(高阻态、低阻态)的转变现象，来实现“0”和“1”存储的存储器，这与相变存储器的原理相似，不同之处是阻变存储器的基本构造是金属-绝缘层-金属(mim，metal-insulator-metal)或金属-绝缘层-半导体(mis，metal-insulator-semiconductor)构造，两层之间的阻变层为金属氧化物而不是相变材料。

阻变存储器的所用的阻变材料种类很多，与传统cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)工艺兼容的二元金属氧化物拥有优良良好的阻变特性，因而成为列rram研究的主流。与闪存不同，阻变存储器并不依靠电荷来储存信息，因而不存在隧穿层过薄而泄露电子的问题。与前面介绍的其他存储器相比，rram存储器还拥有工艺简单、器件尺寸可缩小性好、存取速率快、低能耗、维持时间长等优点。是将来最有希望的新型存储器之一。但是阻变存储器还存在一些急需改进的地方，例如怎样提高器件存储窗口，降低电阻转变参数离散性，减小功耗等。

造成电阻转变参数离散性大的原因之一是导电细丝生成的不确定性。有研究表明通过缩小电极尺寸可以显著提高阻变存储器件的性能。而通过常规的光刻技术难以获得特征尺寸500nm以下的图形。为了得到获得更小的图形特征尺寸，探索获得更小尺寸电极的方法，是现今研究人员主要研究趋势之一。

技术实现要素：

有鉴于此，本发明提供了一种阻变存储器及其制作方法，该阻变存储器具有更小的电极尺寸，从而改善阻变存储器的性能。

为实现上述目的，本发明提供的技术方案如下：

一种阻变存储器的制作方法，包括：

提供一衬底，所述衬底的生长面包括多个台体；

在所述衬底的生长面上形成下电极薄膜，所述下电极薄膜对应所述台体的顶面的区域高于所述多个台体之间的凹槽区域；

在所述下电极薄膜背离所述衬底一侧形成绝缘层，所述绝缘层对应所述台体的顶面的区域为镂空区域；

在所述绝缘层背离所述衬底一侧形成阻变层，所述阻变层与所述下电极薄膜对应所述台体的顶面的区域接触；

在所述阻变层背离所述衬底一侧形成多个上电极，所述上电极与所述台体一一对应。

可选的，所述多个台体的形成包括：

在所述衬底的生长面上旋涂光刻胶，并图形化所述光刻胶；

采用icp刻蚀工艺在所述衬底的生长面刻蚀形成多个台面。

可选的，所述台体的顶面直径范围为10nm-100nm，包括端点值；

所述台体的底面直径范围为1um-3um，包括端点值；

以及，所述台体的高度范围为0.5um-2um，包括端点值。

可选的，所述下电极薄膜为钛层和铂层的叠层薄膜；

其中，所述钛层位于所述衬底与所述铂层之间。

可选的，所述钛层的厚度范围为1nm-10nm，包括端点值；

以及，所述铂层的厚度范围为5nm-20nm，包括端点值。

可选的，所述绝缘层为氮化硅绝缘层。

可选的，所述绝缘层的厚度范围大于1um。

可选的，所述阻变层为hfox阻变层。

可选的，所述上电极为铜电极。

相应的，本发明还提供了一种阻变存储器，包括：

衬底，所述衬底的生长面包括多个台体；

位于所述衬底的生长面上的下电极薄膜，所述下电极薄膜对应所述台体的顶面的区域高于所述多个台体之间的凹槽区域；

位于所述下电极薄膜背离所述衬底一侧的绝缘层，所述绝缘层对应所述台体的顶面的区域为镂空区域；

位于所述绝缘层背离所述衬底一侧的阻变层，所述阻变层与所述下电极薄膜对应所述台体的顶面的区域接触；

以及，位于所述阻变层背离所述衬底一侧的多个上电极，所述上电极与所述台体一一对应。

相较于现有技术，本发明提供的技术方案至少具有以下优点：

本发明提供的一种阻变存储器及其制作方法，包括：提供一衬底，所述衬底的生长面包括多个台体；在所述衬底的生长面上形成下电极薄膜，所述下电极薄膜对应所述台体的顶面的区域高于所述多个台体之间的凹槽区域；在所述下电极薄膜背离所述衬底一侧形成绝缘层，所述绝缘层对应所述台体的顶面的区域为镂空区域；在所述绝缘层背离所述衬底一侧形成阻变层，所述阻变层与所述下电极薄膜对应所述台体的顶面的区域接触；在所述阻变层背离所述衬底一侧形成多个上电极，所述上电极与所述台体一一对应。

由上述内容可知，本发明提供的技术方案，上电极的尺寸将由台体的顶面的直径所决定，而通过优化台体的顶面的直径尺寸，可以将上电极的尺寸控制在纳米级范围内，进而使得该阻变存储器具有更小的电极尺寸，以降低阻变存储器电阻转换参数的离散型，从而改善阻变存储器的性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种阻变存储器的制作方法的流程图；

图2a-图2e为图1所示制作方法的流程图相应的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，造成电阻转变参数离散性大的原因之一是导电细丝生成的不确定性。有研究表明通过缩小电极尺寸可以显著提高阻变存储器件的性能。而通过常规的光刻技术难以获得特征尺寸500nm以下的图形。为了得到获得更小的图形特征尺寸，探索获得更小尺寸电极的方法，是现今研究人员主要研究趋势之一。

基于此，本申请实施例提供了一种阻变存储器及其制作方法，该阻变存储器具有更小的电极尺寸，从而改善阻变存储器的性能。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图2e所示，对本申请实施例提供的技术方案进行详细的描述。

参考图1所示，为本申请实施例提供的一种阻变存储器的制作方法的流程图，其中，制作方法包括：

s1、提供一衬底，所述衬底的生长面包括多个台体；

s2、在所述衬底的生长面上形成下电极薄膜，所述下电极薄膜对应所述台体的顶面的区域高于所述多个台体之间的凹槽区域；

s3、在所述下电极薄膜背离所述衬底一侧形成绝缘层，所述绝缘层对应所述台体的顶面的区域为镂空区域；

s4、在所述绝缘层背离所述衬底一侧形成阻变层，所述阻变层与所述下电极薄膜对应所述台体的顶面的区域接触；

s5、在所述阻变层背离所述衬底一侧形成多个上电极，所述上电极与所述台体一一对应。

由上述内容可知，本申请实施例提供的技术方案，上电极的尺寸将由台体的顶面的直径所决定，而通过优化台体的顶面的直径尺寸，可以将上电极的尺寸控制在纳米级范围内，进而使得该阻变存储器具有更小的电极尺寸，以降低阻变存储器电阻转换参数的离散型，从而改善阻变存储器的性能。

进一步的，结合图2a至图2e所示的结构示意图对本申请实施例提供的制作方法进行详细的描述，其中，图2a-图2e为图1所示制作方法的流程图相应的结构示意图。

参考图2a所示，与步骤s1相对应，提供一衬底100，所述衬底100的生长面包括多个台体110。本申请实施例提供的所述多个台体的形成包括：

在所述衬底的生长面上旋涂光刻胶，并图形化所述光刻胶；

采用icp(inductivecoupledplasmaemission，电感耦合等离子体)刻蚀工艺在所述衬底的生长面刻蚀形成多个台面。

具体的，本申请实施例提供的衬底100优选为硅衬底。以及，在本申请一实施例中，硅衬底可以为p型<100>晶向的硅衬底，其电阻范围为1-10ωcm。在硅衬底上制备光刻胶时，制备工艺参数为：在硅衬底上旋涂光刻胶(可选为az5214光刻胶)，旋涂速度为4000转/分钟，前烘温度为100摄氏度，持续时间为2分钟，曝光时间为2.5s，光强为20mj/cm²，显影液可选为az300型显影液，显影时间为40s。

以及，采用icp刻蚀工艺刻蚀形成台面时，刻蚀工艺参数为：源功率可以为100w，底功率为5w，sf6(六氟化硫)气体流量为40sccm，刻蚀时间为140s。

在本申请一实施例中，所述台体的顶面直径范围可以为10nm-100nm，包括端点值；

所述台体的底面直径范围为1um-3um，包括端点值；

以及，所述台体的高度范围为0.5um-2um，包括端点值。其中，顶面直径具体可以为12nm、30nm、50nm、80nm等数值，以满足不同实际应用的需求，进而决定上电极的尺寸大小；台体的底面直径可以为2um、2.5um等数值；以及，台体的高度可以为1um、1.5um等数值。

参考图2b所示，与步骤s2相对应，在衬底100的生长面上形成下电极薄膜200，下电极薄膜200对应台体110的顶面的区域高于多个台体110之间的凹槽区域。在本申请一实施例中，所述下电极薄膜200可以为通过磁控溅射工艺制备的钛层和铂层的叠层薄膜；

其中，所述钛层位于所述衬底与所述铂层之间，钛层作为粘附层设置于衬底和铂层之间。可选的，本申请实施例提供的所述钛层的厚度范围可以为1nm-10nm，包括端点值；

以及，所述铂层的厚度范围可以为5nm-20nm，包括端点值。其中，钛层的厚度具体可以为2nm、3nm、5nm、8nm等数值，以及，铂层的厚度具体可以为9nm、10nm、15nm、18nm等数值。

参考图2c所示，与步骤s3相对应，在下电极薄膜200背离衬底100一侧形成绝缘层300，绝缘层300对应台体110的顶面的区域为镂空区域。在本申请一实施例中，所述绝缘层为可以为氮化硅绝缘层。其中，所述绝缘层的厚度范围大于1um。

具体的，绝缘层300的制备可以包括：采用化学气相沉积工艺在下电极薄膜200背离衬底100一侧沉积覆盖绝缘体材料，以填充台体110之间的凹槽区域；

而后可以采用化学机械研磨工艺对绝缘体材料进行平坦化处理形成绝缘层，并露出台体110的顶面对应的下电极膜层200的部分，即在绝缘层300对应台体110的顶面的区域制备为镂空区域。

参考图2d所示，与步骤s4相对应，在绝缘层300背离衬底100一侧形成阻变层400，阻变层400与下电极薄膜200对应台体110的顶面的区域相接触。在本申请一实施例中，所述阻变层可以为hfox阻变层，其中，阻变层的厚度范围可以为2nm-20nm，包括端点值，具体可以为5nm、10nm、15nm、18nm等数值。其中，可以采用磁控溅射工艺沉积hfox阻变层，其靶材纯度为99.99％的hfo2(二氧化铪)，溅射功率为60w，氩气流量为20sccm。

以及，参考图2e所示，与步骤s5相对应，在阻变层400背离衬底100一侧形成多个上电极500，上电极500与台体110一一对应。在本申请一实施例中，所述上电极可以为铜电极。

具体的，采用光刻工艺在阻变层400背离衬底100一侧形成光刻胶图形，而后利用电子束蒸发工艺沉积上电极薄膜，而后可以采用丙酮去除光刻胶后，用酒精及去离子水反复清洗样片，进而得到上电极500尺寸可控的阻变存储器，其中，上电极500尺寸可以为纳米级尺寸。

相应的，本申请实施例还提供了一种阻变存储器，其中，阻变存储器可以采用上述任意一实施例提供的制作方法制作而成，其中，阻变存储器包括：

衬底，所述衬底的生长面包括多个台体；

位于所述衬底的生长面上的下电极薄膜，所述下电极薄膜对应所述台体的顶面的区域高于所述多个台体之间的凹槽区域；

位于所述下电极薄膜背离所述衬底一侧的绝缘层，所述绝缘层对应所述台体的顶面的区域为镂空区域；

位于所述绝缘层背离所述衬底一侧的阻变层，所述阻变层与所述下电极薄膜对应所述台体的顶面的区域接触；

以及，位于所述阻变层背离所述衬底一侧的多个上电极，所述上电极与所述台体一一对应。

本申请实施例提供的一种阻变存储器及其制作方法，包括：提供一衬底，所述衬底的生长面包括多个台体；在所述衬底的生长面上形成下电极薄膜，所述下电极薄膜对应所述台体的顶面的区域高于所述多个台体之间的凹槽区域；在所述下电极薄膜背离所述衬底一侧形成绝缘层，所述绝缘层对应所述台体的顶面的区域为镂空区域；在所述绝缘层背离所述衬底一侧形成阻变层，所述阻变层与所述下电极薄膜对应所述台体的顶面的区域接触；在所述阻变层背离所述衬底一侧形成多个上电极，所述上电极与所述台体一一对应。

由上述内容可知，本申请实施例提供的技术方案，上电极的尺寸将由台体的顶面的直径所决定，而通过优化台体的顶面的直径尺寸，可以将上电极的尺寸控制在纳米级范围内，进而使得该阻变存储器具有更小的电极尺寸，以降低阻变存储器电阻转换参数的离散型，从而改善阻变存储器的性能。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。