一种多芯片叠层封装结构及其制作方法与流程

本发明属于集成电路封装技术领域，具体涉及一种多芯片叠层封装结构及其制作方法。

背景技术：

随着半导体集成电路的快速发展，集成电路的功能要求越来越多，多芯片互联提高集成度的需求愈发凸显，同时为了满足小型化、轻量化的需要，三维叠层封装顺应了上述需求快速发展起来。

三维叠层封装可以提高封装密度，减小芯片之间的互联长度，是提高集成电路运行性能，另外可以通过多芯片的组合实现功能多样化。目前三维叠层封装为了完成垂直方向的互联，一般是利用硅通孔（tsv）实现三维的垂直互联，堆叠密度最大，外形尺寸最小，但是工艺成本相对较高。另外，如何在三维结构中完成引线键合芯片和倒装焊芯片的垂直堆叠并没有很好的解决方法。

技术实现要素：

为了解决上述技术问题，本发明提供了一种多芯片叠层封装结构及其制作方法。

为了达到上述目的，本发明的技术方案如下：

本发明提供一种多芯片叠层封装结构，包括由下至上依次堆叠的至少二个双芯片叠层封装体，双芯片叠层封装体包括引线键合芯片、倒装焊芯片、钝化层、再布线层、键合丝和垂直阵列引线，倒装焊芯片粘接于引线键合芯片上且二者注塑集成在一起形成塑封体，塑封体的上表面和下表面上还设有钝化层，再布线层设置于塑封体和钝化层之间且通过键合丝和垂直阵列引线实现引线键合芯片和倒装焊芯片的电互连。

优选的，钝化层包括第一钝化层和第二钝化层，第一钝化层设置于塑封体的下表面，第二钝化层设置于塑封体的上表面；再布线层包括第一再布线层和第二再布线层，第一再布线层设置于塑封体的下表面和第一钝化层之间，第二再布线层设置于塑封体的上表面和第二钝化层之间，键合丝电连接于引线键合芯片和第一再布线层之间，垂直阵列引线电连接于第一再布线层和第二再布线层之间。

优选的，第一再布线层、第二再布线层上还设有焊盘，位于第二再布线层上的焊盘上还设有阵列凸点。

优选的，焊盘为圆形或方形，阵列凸点为柱形或球形。

优选的，引线键合芯片的尺寸大于倒装焊芯片的尺寸。

优选的，引线键合芯片和倒装焊芯片通过绝缘胶粘接在一起。

本发明还提供一种多芯片叠层封装结构的制作方法，包括以下步骤：

s1、选取第一载体圆片，在第一载体圆片的上表面制作或贴装一层临时键合模；

s2、制作钝化层和再布线层；

s3、将引线键合芯片的背面贴装在钝化层上，然后用绝缘胶将倒装焊芯片的背面贴装在引线键合芯片的正面；

s4、用键合丝进行引线键合芯片的键合，然后在再布线层上阵列位置进行垂直打线形成垂直阵列引线，引线高度高于倒装焊芯片的最高水平高度；

s5、采用注塑工艺将引线键合芯片、倒装焊芯片和所有引线固定形成塑封体；

s6、将塑封体外多余焊球和垂直阵列引线打磨平整，并在塑封体的上表面制作再布线层和钝化层，完成两芯片的电互连，然后再通过电镀工艺制作阵列式焊盘，最后形成双芯片叠层封装体；

s7、采用倒装焊工艺，将多个独立的双芯片叠层封装体由下至上依次堆叠在一起，完成多芯片叠层封装结构。

优选的，步骤s4中的垂直阵列引线材料为铜线。

优选的，步骤s2中采用晶圆级再布线制作工艺，步骤s5中的注塑工艺为粉末注塑的方式。

优选的，步骤s6中制作阵列式焊盘之后采用晶圆级植球技术或电镀技术在位于塑封体上表面的焊盘上制作球形或柱形阵列凸点，形成完整的双芯片叠层封装体；接着采用解键合方法将双芯片叠层封装体和临时键合膜剥离，然后通过圆片的划切形成多个独立的双芯片叠层封装体。

本发明具有以下有益效果：

1、每个双芯片叠层封装体的上、下表面通过垂直阵列引线完成互连，相比较硅通孔（tsv）工艺成本较低；

2、每个双芯片叠层封装体内引线键合芯片的尺寸比倒装焊芯片的尺寸大，可实现多倒装焊芯片和引线键合芯片同时集成在一个封装体内；

3、引线键合芯片的正面和倒装焊芯片的背面粘接在一起，垂直方向节省了键合丝弧高超出芯片的高度空间；

4、每个双芯片叠层封装体通过晶圆级工艺制作正反两面的再布线层，整个圆片同时加工，生产效率高，有效降低封装成本；

5、第一再布线层上制作的焊盘，第二再布线层上制作的阵列凸点，可以实现多个同样结构的封装体三维堆叠。

附图说明

图1是本发明一种多芯片叠层封装结构的圆片上临时制作键合膜后的结构示意图。

图2是本发明一种多芯片叠层封装结构的临时键合膜上制作第一再布线层和第一钝化层后的结构示意图。

图3是本发明一种多芯片叠层封装结构的第一钝化层上贴装引线键合芯片和倒装焊芯片后的结构示意图。

图4是本发明一种多芯片叠层封装结构上增加键合丝和垂直阵列引线后的结构示意图。

图5是本发明一种多芯片叠层封装结构上注塑形成塑封体的结构示意图。

图6是本发明一种多芯片叠层封装结构上制作第二再布线层、第二钝化层和焊盘后的结构示意图。

图7是本发明一种多芯片叠层封装结构上阵列凸点制作完成后单个双芯片叠层封装体的结构示意图。

图8是本发明一种多芯片叠层封装结构的双芯片叠层封装体叠层结构示意图。

其中，1、第一钝化层1，2、第一再布线层，3、引线键合芯片，4-倒装焊芯片，5、键合丝，6、垂直阵列引线，7、塑封体，8、第二再布线层，9、第二钝化层，10、焊盘，11、阵列凸点，100、第一双芯片叠层封装体，200、第二双芯片叠层封装体，300、第三双芯片叠层封装体。

具体实施方式

下面结合附图详细说明本发明的优选实施方式。

为了达到本发明的目的，如图8所示，在本发明的其中一种实施方式中提供一种多芯片叠层封装结构，包括由下至上依次堆叠的第三双芯片叠层封装体300、第二双芯片叠层封装体200和第一双芯片叠层封装体100，每个双芯片叠层封装体包括引线键合芯片3、倒装焊芯片4、钝化层、再布线层、键合丝5和垂直阵列引线6，倒装焊芯片4粘接于引线键合芯片3上且二者注塑集成在一起形成塑封体7，塑封体7的上表面和下表面上还设有钝化层，再布线层设置于塑封体7和钝化层之间且通过键合丝5和垂直阵列引线6实现引线键合芯片3和倒装焊芯片4的电互连。

其中，钝化层包括第一钝化层1和第二钝化层9，第一钝化层1设置于塑封体7的下表面，第二钝化层9设置于塑封体7的上表面；再布线层包括第一再布线层2和第二再布线层8，第一再布线层2设置于塑封体7的下表面和第一钝化层1之间，第二再布线层8设置于塑封体7的上表面和第二钝化层9之间，键合丝5电连接于引线键合芯片3和第一再布线层2之间，垂直阵列引线6电连接于第一再布线层2和第二再布线层8之间。第一再布线层2、第二再布线层8上还设有焊盘10，位于第二再布线层8上的焊盘10上还设有阵列凸点11，焊盘10为圆形或方形，阵列凸点11为柱形或球形。

另外，引线键合芯片3的尺寸大于倒装焊芯片4的尺寸，引线键合芯片3和倒装焊芯片4通过绝缘胶粘接在一起。

如图1-8所示，本发明还提供一种多芯片叠层封装结构的制作方法，包括以下步骤：

s1、选取第一载体圆片13，在第一载体圆片13的上表面制作或贴装一层临时键合模12；

s2、采用晶圆级再布线制作工艺，制作第一钝化层1和第一再布线层2；

s3、将引线键合芯片3的背面贴装在第一钝化层1上，然后用绝缘胶将倒装焊芯片4的背面贴装在引线键合芯片3的正面；

s4、用键合丝5进行引线键合芯片3的键合，然后在第一再布线层2上阵列位置进行垂直打线形成垂直阵列引线6，引线高度高于倒装焊芯片的最高水平高度；其中，垂直阵列引线6材料为铜线；

s5、采用注塑工艺将引线键合芯片3、倒装焊芯片4和所有引线固定形成塑封体7；其中，注塑工艺为粉末注塑的方式；

s6、将塑封体7外多余焊球和垂直阵列引线6打磨平整，并在塑封体7的上表面制作第二再布线层8和第二钝化层9，完成两芯片的电互连，然后再通过电镀工艺制作阵列式焊盘，之后采用晶圆级植球技术或电镀技术在位于塑封体7上表面的焊盘上制作球形或柱形阵列凸点，形成完整的双芯片叠层封装体；接着采用解键合方法将双芯片叠层封装体和临时键合膜剥离，然后通过圆片的划切形成多个独立的双芯片叠层封装体；

s7、采用倒装焊工艺，将多个独立的双芯片叠层封装体由下至上依次堆叠在一起，完成多芯片叠层封装结构。

以上所述的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。