半导体结构及其形成方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

在半导体制造中，随着集成电路特征尺寸持续减小，mosfet的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(sce：short-channeleffects)更容易发生。

鳍式场效应晶体管(finfet)在抑制短沟道效应方面具有突出的表现，finfet的栅极至少可以从两侧对鳍部进行控制，因而与平面mosfet相比，finfet的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。

载流子的迁移率对于finfet的电学性能有着重要影响，为了提高载流子的迁移率，引入新型沟道材料制作finfet，例如：以ⅲ-ⅴ族化合物ingaas作为nmos沟道材料、化合物sige作为pmos沟道材料。新型沟道材料制作的finfet表现出更高的载流子迁移率，具有广阔的应用前景。

但是，即使在finfet制作工艺中引入新型沟道材料，现有技术的半导体结构的电学性能仍然较差。

技术实现要素：

本发明解决的问题是提供一种半导体结构及其形成方法，能够获得具有良好均匀性的替代鳍部，从而提高半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供衬底，所述衬底上具有凸出于所述衬底的临时鳍部和伪鳍部；在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述临时鳍部的侧壁以及所述伪鳍部的侧壁；去除所述伪鳍部，在所述第一隔离层内形成第一凹槽；形成填充满所述第一凹槽的第二隔离层；去除所述临时鳍部，在所述第一隔离层内形成第二凹槽；形成填充满所述第二凹槽的替代鳍部，所述替代鳍部的材料与所述临时鳍部的材料不同；去除部分厚度的所述第一隔离层以及所述第二隔离层，剩余所述第一隔离层顶部以及所述第二隔离层顶部低于所述替代鳍部顶部。

可选的，采用选择性外延工艺形成所述替代鳍部。

可选的，在形成所述替代鳍部之前，还包括步骤：采用选择性外延工艺，在所述第二凹槽底部形成外延过渡层。

可选的，所述外延过渡层的材料与所述衬底的材料相同。

可选的，所述外延过渡层的材料与所述替代鳍部的材料相同，所述外延过渡层的生长温度低于所述替代鳍部的生长温度。

可选的，所述替代鳍部的材料为锗化硅或铟砷化镓。

可选的，先形成所述第二隔离层，后形成所述替代鳍部。

可选的，形成所述第二隔离层的工艺步骤为：在所述第一隔离层顶部、所述临时鳍部顶部、所述第一凹槽内以及所述第一凹槽顶部形成第二隔离膜；去除位于所述第一隔离层顶部、所述临时鳍部顶部以及所述第一凹槽顶部的第二隔离膜，形成所述第二隔离层。

可选的，采用原子层沉积工艺形成所述第二隔离膜。

可选的，形成所述第一凹槽的工艺步骤包括：在所述第一隔离层顶部以及所述临时鳍部顶部形成第一光刻胶层；以所述第一光刻胶层为掩膜，刻蚀所述伪鳍部，形成所述第一凹槽；去除所述第一光刻胶层。

可选的，形成所述第二凹槽的工艺步骤包括：在所述第一隔离层顶部以及所述第二隔离层顶部形成第二光刻胶层；以所述第二光刻胶层为掩膜，刻蚀所述临时鳍部，形成所述第二凹槽；去除所述第二光刻胶层。

可选的，先形成所述替代鳍部，后形成所述第二隔离层。

可选的，所述临时鳍部与所述伪鳍部的宽度相同；所述临时鳍部与所述伪鳍部的高度相同。

可选的，在形成所述第一隔离层之前，所述临时鳍部和所述伪鳍部在所述衬底上等间距并列排布。

可选的，所述衬底包括边缘区域以及所述边缘区域包围的中心区域；其中，所述伪鳍部位于所述边缘区域上方，且所述临时鳍部位于所述中心区域上方。

相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底上具有第一隔离层；位于所述第一隔离层内且贯穿所述第一隔离层的第二隔离层；位于所述第一隔离层内且贯穿所述第一隔离层的替代鳍部，且所述替代鳍部顶部高于所述第一隔离层顶部及所述第二隔离层顶部。

可选的，所述替代鳍部底部与所述衬底之间具有外延过渡层。

可选的，所述替代鳍部的材料为锗化硅或铟砷化镓。

可选的，所述替代鳍部与所述第二隔离层在所述第一隔离层内等间距并列排布。

可选的，所述替代鳍部与所述第二隔离层的宽度相同。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的半导体结构形成方法的技术方案中，去除所述伪鳍部，在所述第一隔离层内形成第一凹槽；形成填充满所述第一凹槽的第二隔离层；去除所述临时鳍部，在所述第一隔离层内形成第二凹槽；形成填充满所述第二凹槽的替代鳍部。所述第一凹槽与第二凹槽之间的距离和伪鳍部与临时鳍部之间的距离相等，使得所述第一凹槽与第二凹槽之间的距离远，也就是说，所述第一凹槽与第二凹槽之间的第一隔离层的宽度值大。因此，当先形成第二隔离层，后形成替代鳍部时，在形成所述第二隔离层的工艺过程中，位于第一凹槽与第二凹槽之间的第一隔离层对临时鳍部的侧壁起到足够的保护作用，避免形成第二隔离层的工艺对所述临时鳍部造成损耗，以保证所述临时鳍部具有良好的宽度均匀性，进而提高在所述临时鳍部所在位置形成的替代鳍部的宽度均匀性。当先形成替代鳍部，后形成第二隔离层时，在形成所述第二隔离层的工艺过程中，位于所述第一凹槽与第二凹槽之间的第一隔离层对所述替代鳍部起到足够的保护作用，避免形成第二隔离层的工艺对所述替代鳍部造成损耗，进而提高所述替代鳍部的宽度均匀性，改善形成的半导体结构的电学性能。

可选方案中，采用原子层沉积工艺形成所述第二隔离膜，所述原子层沉积工艺无需引入流动性的氧气及水蒸气，并且在低温环境中即可进行，因此当先形成第二隔离层，后形成替代鳍部时，能够避免形成第二隔离膜的过程对临时鳍部侧壁造成损耗，以保证所述临时鳍部的宽度均匀性，以提高在所述临时鳍部位置形成的所述替代鳍部的宽度均匀性。当先形成替代鳍部，后形成第二隔离层时，可防止第二隔离膜的形成过程对替代鳍部侧壁造成损耗，以保证所述替代鳍部的宽度均匀性，从而增强形成的半导体结构的电学性能。另外，采用原子层沉积工艺形成的所述第二隔离膜的均匀性较佳，并且在所述第一凹槽底部拐角处具有良好的台阶覆盖性。

可选方案中，在形成所述替代鳍部之前，还包括步骤：采用选择性外延工艺，在所述第二凹槽底部形成外延过渡层，所述外延过渡层与所述替代鳍部匹配良好，可起到一定的缓冲作用，能够有效的改善所述替代鳍部与所述衬底晶格失配度大的问题，从而减少替代鳍部内位错等缺陷，提高替代鳍部表面平整度，以形成高质量的所述替代鳍部。

附图说明

图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；

图7至图13是本发明半导体结构形成方法一实施例中各步骤对应的结构示意图。

具体实施方式

由背景技术可知，现有技术半导体结构的形成方法制造的半导体结构的电学性能有待提高。

现结合一种半导体结构的形成方法进行分析，图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图，形成所述半导体结构的工艺步骤主要包括：

参照图1，提供衬底100，所述衬底100包括边缘区域i以及所述边缘区域i包围的中心区域ii，所述中心区域ii上具有凸出于所述衬底100的临时鳍部110，所述边缘区域i上具有凸出于所述衬底100的伪鳍部120，所述衬底100上还具有第一隔离层400，所述第一隔离层400覆盖所述临时鳍部110的侧壁以及所述伪鳍部120的侧壁；

参照图2，去除所述伪鳍部120及所述临时鳍部110，在所述第一隔离层400内形成凹槽130；

参照图3，形成填充满所述凹槽130的替代鳍部600；

参照图4，去除所述边缘区域i上的部分厚度的所述替代鳍部600以及部分厚度的所述第一隔离层400，所述边缘区域i上的剩余所述替代鳍部600顶部以及剩余所述第一隔离层400顶部低于所述中心区域ii上的所述替代鳍部600顶部；

参照图5，采用流体化学气相沉积工艺(fcvd，flowablechemicalvapordeposition)，在所述边缘区域i上的所述替代鳍部600顶部以及所述第一隔离层400顶部形成第二隔离层500；

参照图6，去除所述边缘区域i上的部分厚度的所述第二隔离层500，并去除所述中心区域ii上的部分厚度的所述第一隔离层400，剩余所述第一隔离层400顶部以及所述第二隔离层500顶部低于所述中心区域ii上的所述替代鳍部600顶部。

上述方法形成的半导体结构的电学性能差，分析其原因在于：

在去除所述边缘区域i上的部分厚度的所述替代鳍部600(参照图4)以及部分厚度的所述第一隔离层400后，位于所述中心区域ii外围的所述替代鳍部600两侧的第一隔离层宽度不同，其中，靠近边缘区域i的侧壁上的第一隔离层宽度为第一宽度x，远离边缘区域i的侧壁上的第一隔离层的宽度为第二宽度y，明显的，所述第二宽度y大于第一宽度x。

采用fcvd工艺形成所述第二隔离层500(参照图5)时，需要引入流动性的氧气和水蒸汽，另外，所述fcvd工艺首先沉积的是第二隔离层500的前驱体(图未示)，所述前驱体经退火处理后才能转化成为所述第二隔离层500，所述退火处理的退火温度较高(大于或等于700℃)，因而有助于加速所述氧气和水蒸汽的扩散，又由于所述第一宽度x小于第二宽度y，因此所述氧气和水蒸气容易穿过第一宽度x的第一隔离层，氧化位于所述中心区域ii外围的所述替代鳍部600的侧壁，造成所述替代鳍部600靠近边缘区域i的侧壁被损耗。因而在去除所述中心区域ii上的部分所述第一隔离层400后，处于中心区域ii外围的替代鳍部600的宽度较小，处于中心区域ii内部的替代鳍部600的宽度较大，即所述中心区域ii的所述替代鳍部600的均匀性较差，进而导致半导体结构的电学性能降低。

为解决所述技术问题，本发明提供一种半导体结构形成方法，包括：提供衬底，所述衬底上具有凸出于所述衬底的临时鳍部和伪鳍部；在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述临时鳍部的侧壁以及所述伪鳍部的侧壁；去除所述伪鳍部，在所述第一隔离层内形成第一凹槽；形成填充满所述第一凹槽的第二隔离层；去除所述临时鳍部，在所述第一隔离层内形成第二凹槽；形成填充满所述第二凹槽的替代鳍部，所述替代鳍部的材料与所述临时鳍部的材料不同；去除部分厚度的所述第一隔离层以及所述第二隔离层，剩余所述第一隔离层顶部以及所述第二隔离层顶部低于所述替代鳍部顶部。

本发明去除所述伪鳍部，在所述第一隔离层内形成第一凹槽后，形成填充满所述第一凹槽的第二隔离层；去除所述临时鳍部，在所述第一隔离层内形成第二凹槽后，形成填充满所述第二凹槽的替代鳍部。所述第一凹槽与第二凹槽之间的距离和伪鳍部与临时鳍部之间的距离相等，使得所述第一凹槽与第二凹槽之间的距离远，也就是说，所述第一凹槽与第二凹槽之间的第一隔离层的宽度值大。因此，当先形成第二隔离层，后形成替代鳍部时，在形成所述第二隔离层的工艺过程中，位于第一凹槽与第二凹槽之间的第一隔离层对临时鳍部的侧壁起到足够的保护作用，避免形成第二隔离层的工艺对所述临时鳍部造成损耗，以保证所述临时鳍部具有良好的宽度均匀性，进而提高在所述临时鳍部所在位置形成的替代鳍部的宽度均匀性。当先形成替代鳍部，后形成第二隔离层时，在形成所述第二隔离层的工艺过程中，位于所述第一凹槽与第二凹槽之间的第一隔离层对所述替代鳍部起到足够的保护作用，避免形成第二隔离层的工艺对所述替代鳍部造成损耗，进而提高所述替代鳍部的宽度均匀性，改善形成的半导体结构的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图7至图13是本发明半导体结构形成方法一实施例中各步骤对应的结构示意图。

参照图7，提供衬底10，所述衬底10上具有凸出于所述衬底10的临时鳍部11和伪鳍部12。

本实施例中，所述衬底10包括边缘区域ⅰ以及所述边缘区域ⅰ包围的中心区域ⅱ；其中，所述伪鳍部12位于所述边缘区域ⅰ上方，且所述临时鳍部11位于所述中心区域ⅱ上方。

本实施例中，所述衬底10的材料为硅，在其他实施例中，所述衬底的材料还可以为锗，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。

所述临时鳍部11的材料和所述伪鳍部12的材料相同，并与所述衬底10的材料相同，本实施例中，所述临时鳍部11和所述伪鳍部12的材料为硅，在其他实施例中，所述临时鳍部和所述伪鳍部的材料还可以为锗。

具体的，形成所述衬底10、临时鳍部11以及伪鳍部12的工艺步骤包括：提供初始衬底；在所述初始衬底顶部形成图形化的掩膜层20；以所述掩膜层20为掩膜，刻蚀所述初始衬底，刻蚀后的所述初始衬底作为所述衬底10，位于所述衬底10上的凸起作为临时鳍部11和伪鳍部12。

所述临时鳍部11和所述伪鳍部12在所述衬底10上等间距并列排布，所述伪鳍部12的作用为在刻蚀初始衬底的工艺过程中，使得每一所述临时鳍部11的两侧都处于相同的刻蚀环境，从而保证形成的各个所述临时鳍部11具有良好的均匀性。

本实施例中，所述临时鳍部11与所述伪鳍部12的宽度相同；所述临时鳍部11与所述伪鳍部12的高度相同。

本实施例中，形成所述临时鳍部11以及所述伪鳍部12后，保留所述临时鳍部11顶部以及所述伪鳍部12顶部的掩膜层20。后续在进行平坦化处理工艺时，所述掩膜层20顶部用于定义平坦化处理工艺的停止位置，起到保护所述临时鳍部11和所述伪鳍部12的作用。

需要说明的是，在形成所述临时鳍部11以及所述伪鳍部12后，所述半导体结构形成方法还包括：在所述伪鳍部12顶部和侧壁、所述衬底10顶部以及所述临时鳍部11顶部和侧壁上形成衬垫氧化层30。

本实施例中，所述衬垫氧化层30的材料为氧化锗，在其他实施例中，所述衬垫氧化层的材料还可以为氧化硅。

形成所述衬垫氧化层30的工艺为氧化处理工艺，由于所述临时鳍部11以及所述伪鳍部12是通过刻蚀所述初始衬底10形成的，因而所述临时鳍部11顶部以及所述伪鳍部12顶部通常具有凸出的棱角。在形成所述衬垫氧化层30的过程中，所述棱角因为具有较大的比表面，所以更容易被氧化。后续去除所述衬垫氧化层30，所述棱角将与所述衬垫氧化层30一起被去除，从而获得具有光滑表面的所述临时鳍部11以及所述伪鳍部12，以避免尖端放电现象的发生，从而改善半导体结构的性能。

参照图8，在所述衬底10上形成第一隔离层40，所述第一隔离层40覆盖所述临时鳍部11的侧壁以及所述伪鳍部12的侧壁。

所述第一隔离层40的材料为绝缘材料，所述第一隔离层40的材料与所述掩膜层20的材料不同，本实施例中，所述第一隔离层40的材料为氮化硅，在其他实施例中，所述第一隔离层的材料还可以为碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。

具体的，形成所述第一隔离层40的工艺步骤包括：在所述临时鳍部11和所述伪鳍部12未占据的所述衬底10上形成第一隔离膜(图未示)，所述第一隔离膜顶部高于所述掩膜层20顶部；采用平坦化工艺，去除高于所述掩膜层20顶部的所述第一隔离膜，形成第一隔离层40。

本实施例中，形成所述第一隔离膜的工艺为高纵宽比化学气相沉积工艺。

后续去除所述伪鳍部，在所述第一隔离层内形成第一凹槽；形成填充满所述第一凹槽的第二隔离层；去除所述临时鳍部，在所述第一隔离层内形成第二凹槽；形成填充满所述第二凹槽的替代鳍部，本实施例中，先形成所述第二隔离层，后形成所述替代鳍部。在其他实施例中，也可先形成所述替代鳍部，后形成所述第二隔离层。下面参照图9至图12，详细说明本实施例中，先形成所述第二隔离层，后形成所述替代鳍部的过程。

参照图9，去除所述伪鳍部12，在所述第一隔离层40内形成第一凹槽13。

形成所述第一凹槽13的工艺步骤包括：在所述第一隔离层40顶部以及所述临时鳍部11顶部形成第一光刻胶层(图未示)，所述第一光刻胶层露出所述伪鳍部12顶部；以所述第一光刻胶层为掩膜，刻蚀所述伪鳍部12，形成所述第一凹槽13；去除所述第一光刻胶层。

本实施例中，所述第一光刻胶层露出位于所述伪鳍部12顶部的掩膜层20，因而所述半导体结构形成方法还包括：在形成所述第一凹槽13的工艺步骤中，去除位于所述伪鳍部12顶部上的掩膜层20。

本实施例中，所述伪鳍部12被完全刻蚀掉，所述第一凹槽13的底部露出所述衬底10的表面。

参照图10，形成填充满所述第一凹槽13的第二隔离层50。

所述第二隔离层50的材料为绝缘材料，本实施例中，所述第二隔离层50的材料为氧化硅，在其他实施例中，所述第二隔离层的材料还可以为氧化锗、碳氮氧化硅或氮氧化硅。

形成所述第二隔离层50的工艺步骤为：在所述第一隔离层40顶部、所述临时鳍部11顶部、所述衬垫氧化层30顶部、所述第一凹槽13内以及所述第一凹槽13顶部形成第二隔离膜(图未示)；去除位于所述第一隔离层40顶部、所述临时鳍部11顶部、所述衬垫氧化层30顶部以及所述第一凹槽13顶部的第二隔离膜，形成所述第二隔离层50。

本实施例中，采用原子层沉积工艺形成所述第二隔离膜，形成的所述第二隔离膜的均匀性较佳，并且在所述第一凹槽13底部拐角处具有良好的台阶覆盖性。

所述原子层沉积工艺的参数包括：前驱体为正硅酸乙酯；温度为80摄氏度～700摄氏度；气压为5毫托～50托；循环次数为20～500。

所述原子层沉积工艺无需引入流动性的氧气及水蒸气，并且在低温环境中即可进行，因此能够避免形成第二隔离膜的过程对临时鳍部11侧壁造成损耗，从而保证所述临时鳍部11的宽度均匀性，后续去除所述临时鳍部11，形成第二凹槽，然后形成填充满所述第二凹槽的替代鳍部，也就是说，在所述临时鳍部11所在位置形成替代鳍部，因而所述临时鳍部11具有良好的宽度均匀性，可保证后续形成的替代鳍部的宽度均匀性，从而改善形成的半导体结构的电学性能。

本实施例中，采用化学机械研磨工艺(cmp)去除位于所述第一隔离层40顶部、所述临时鳍部11顶部以及所述第一凹槽13顶部的第二隔离膜。

在形成所述第一凹槽13(参照图9)后，对于所述中心区域ⅱ外围的所述临时鳍部11，靠近边缘区域ⅰ的侧壁上的第一隔离层40宽度为第三宽度m，远离边缘区域ⅰ的侧壁上的第一隔离层40宽度为第四宽度n，其中，m＝n。

相较于还需去除边缘区域上部分厚度的第一隔离层的技术方案，所述中心区域ⅱ外围的所述临时鳍部11靠近边缘区域ⅰ的侧壁上的第一隔离层40宽度值较大，即第三宽度m(参照图9)较大，因此在形成所述第二隔离层50的工艺过程中，位于所述第一凹槽13(参照图9)与所述临时鳍部11之间的第一隔离层40对所述临时鳍部11的侧壁能够起到足够的保护作用，避免形成第二隔离层50的工艺对所述临时鳍部11造成损耗，以保证所述临时鳍部11具有良好的宽度均匀性，进而提高后续在所述临时鳍部11所在位置形成的替代鳍部的宽度均匀性，以提高形成的半导体结构的电学性能。

参照图11，去除所述临时鳍部11，在所述第一隔离层40内形成第二凹槽14。

具体的，形成所述第二凹槽14的工艺步骤包括：在所述第一隔离层40顶部以及所述第二隔离层顶部形成第二光刻胶层(图未示)；以所述第二光刻胶层为掩膜，刻蚀所述临时鳍部11，形成所述第二凹槽14；去除所述第二光刻胶层。

本实施例中，所述第二光刻胶层露出位于所述临时鳍部11顶部的掩膜层20，因而所述半导体结构形成方法还包括：在形成所述第二凹槽14的工艺步骤中，去除位于所述临时鳍部11顶部上的掩膜层20。

本实施例中，所述临时鳍部11被完全刻蚀掉，所述第二凹槽14的底部露出所述衬底10的表面。

参照图12，形成填充满所述第二凹槽14的替代鳍部60，所述替代鳍部60的材料与所述临时鳍部11(参照图10)的材料不同。

本实施例中，所述替代鳍部60的材料为锗化硅，在其他实施例中，所述替代鳍部的材料还可以为铟砷化镓。

本实施例中，采用选择性外延工艺形成所述替代鳍部60。在其他实施例中，还可采用化学气相沉积工艺或原子层沉积工艺形成所述替代鳍部。

本实施例中，所述选择性外延工艺的参数包括：温度为600摄氏度～850摄氏度，气压为8托～300托，工艺气体包括geh4、h2cl2si、hcl以及h2，所述geh4的流量为10标准毫升/分钟～500标准毫升/分钟，所述h2cl2si的流量为20标准毫升/分钟～2000标准毫升/分钟，所述hcl的流量为10标准毫升/分钟～200标准毫升/分钟，所述h2的流量为10标准毫升/分钟～3000标准毫升/分钟。

在形成所述替代鳍部60前，所述半导体结构形成方法还可包括：采用选择性外延工艺，在所述第二凹槽14底部形成外延过渡层70。

在进行选择性外延工艺中，所述外延过渡层70与所述替代鳍部60匹配良好，可起到一定的缓冲作用，能够有效的改善所述替代鳍部60与所述衬底10晶格失配度大的问题，从而降低替代鳍部60内位错等缺陷出现的几率，提高替代鳍部60表面平整度，以形成高质量的所述替代鳍部60。

本实施例中，所述外延过渡层70的材料与所述衬底10的材料相同，所述外延过渡层70的材料为硅。

若所述外延过渡层70厚度过小，则无法很好的释放晶格失配产生的应力，导致形成的所述替代鳍部60内含有大量的位错和缺陷；若所述外延过渡层70厚度过大，则影响形成的所述替代鳍部60结晶质量以及表面光洁度。本实施例中，所述外延过渡层70厚度为3.2纳米～8纳米。

在其他实施例中，所述外延过渡层70的材料与所述替代鳍部60的材料相同，且所述外延过渡层70的生长温度低于所述替代鳍部60的生长温度。

需要说明的是，在其他实施例中，也可以直接在所述第二凹槽露出的所述衬底的表面形成所述替代鳍部。

所述替代鳍部60是在所述临时鳍部11所在的位置上形成的，中心区域ⅱ外围的临时鳍部11靠近边缘区域ⅰ的侧壁上的第一隔离层40宽度值较大，即第三宽度m(参照图9)较大，因而靠近边缘区域ⅰ的侧壁上的第一隔离层40对所述临时鳍部11起到一定的保护作用，可避免形成所述第二隔离层50的过程对所述临时鳍部11侧壁造成损耗，所以所述临时鳍部11具有良好的宽度均匀性，进而在所述临时鳍部11所在位置形成的所述替代鳍部60具有良好的宽度均匀性，因此可提高形成的半导体结构的电学性能。

需要说明的是，在其他实施例中，也可先形成所述替代鳍部，后形成所述第二隔离层，具体操作方法可参考本实施例，不再赘述。

需要说明的是，在其他实施例中，若先形成所述替代鳍部，后形成所述第二隔离层，则在形成所述第二隔离层的工艺过程中，位于所述第一凹槽与第二凹槽之间的第一隔离层对所述替代鳍部能够起到足够的保护作用，可避免形成第二隔离层的工艺对所述替代鳍部造成损耗，进而提高所述替代鳍部的宽度均匀性，改善形成的半导体结构的电学性能。

参照图13，去除部分厚度的所述第一隔离层40以及所述第二隔离层50，剩余所述第一隔离层40顶部以及所述第二隔离层50顶部低于所述替代鳍部60顶部。

本实施例中，所述半导体结构形成方法还包括：在去除部分厚度的所述第一隔离层40以及所述第二隔离层50时，去除部分所述衬垫氧化层30，剩余所述衬垫氧化层30顶部与剩余所述第一隔离层40顶部以及所述第二隔离层50顶部齐平。

综上，本发明提供的半导体结构形成方法的技术方案中，去除所述伪鳍部12，在所述第一隔离层40内形成第一凹槽13(参照图9)；形成填充满所述第一凹槽13的第二隔离层50(参照图10)；去除所述临时鳍部11，在所述第一隔离层40内形成第二凹槽14(参照图11)；形成填充满所述第二凹槽14的替代鳍部60(参照图12)，所述第一凹槽13与第二凹槽14之间的距离远，也就是说，所述第一凹槽13与第二凹槽14之间的第一隔离层40的宽度值大。因此，当先形成第二隔离层50，后形成替代鳍部60时，在形成所述第二隔离层50的工艺过程中，位于第一凹槽13与第二凹槽14之间的第一隔离层40对临时鳍部11的侧壁起到足够的保护作用，避免形成第二隔离层50的工艺对所述临时鳍部11造成损耗，以保证所述临时鳍部11具有良好的宽度均匀性，进而提高在所述临时鳍部11所在位置形成的替代鳍部60的宽度均匀性。当先形成替代鳍部60，后形成第二隔离层50时，在形成所述第二隔离层50的工艺过程中，位于所述第一凹槽13与第二凹槽14之间的第一隔离层40对所述替代鳍部60起到足够的保护作用，避免形成第二隔离层50的工艺对所述替代鳍部60造成损耗，进而提高所述替代鳍部60的宽度均匀性，改善形成的半导体结构的电学性能。

参照图13，本发明还提供一种采用上述形成方法获得的半导体结构，所述半导体结构包括：衬底10，所述衬底10上具有第一隔离层40；位于所述第一隔离层40内且贯穿所述第一隔离层40的第二隔离层50；位于所述第一隔离层40内且贯穿所述第一隔离层40的替代鳍部60，且所述替代鳍部60顶部高于所述第一隔离层40顶部及所述第二隔离层50顶部。

本实施例中，所述衬底10的材料为硅，在其他实施例中，所述衬底的材料还可以为锗，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。

所述第一隔离层40以及所述第二隔离层50的材料为绝缘材料，本实施例中，所述第一隔离层40的材料为氮化硅，所述第二隔离层50的材料为氧化硅；在其他实施例中，所述第一隔离层的材料还可以为碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述第二隔离层的材料还可以为氧化锗、碳氮氧化硅或氮氧化硅。

本实施例中，所述替代鳍部60的材料为锗化硅，在其他实施例中，所述替代鳍部的材料还可以为铟砷化镓。

本实施例中，所述替代鳍部与所述第二隔离层在所述第一隔离层内等间距并列排布，并且所述替代鳍部与所述第二隔离层的宽度相同。

所述替代鳍部60底部与所述衬底10之间还可具有外延过渡层70。

本实施例中，所述外延过渡层70的材料与所述衬底10的材料相同，所述外延过渡层70的材料为硅，厚度为3.2纳米～8纳米。

在其他实施例中，所述外延过渡层70的材料与所述替代鳍部60的材料相同，且所述外延过渡层70的生长温度低于所述替代鳍部60的生长温度。

综上，本实施例中，所述替代鳍部60与所述第二隔离层50的距离较远，之间存在大宽度值的所述第一隔离层40，因此可防止形成所述第二隔离层50的过程对所述替代鳍部60的宽度均匀性造成影响，使得所述替代鳍部60具有良好的宽度均匀性，因此半导体结构的电学性能得到增强。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。