1.一种功率MOS半导体器件，所述MOS器件包括至少2个功率MOS器件单胞，所述功率MOS器件单胞进一步包括：位于硅片背面的重掺杂P掺杂漏极区（1），位于所述重掺杂P掺杂漏极区（1）上方的轻掺杂P掺杂杂质外延层（2）；位于所述轻掺杂P掺杂杂质外延层（2）上方的N掺杂阱层（3）；位于所述N掺杂阱层（3）并伸入所述轻掺杂P掺杂杂质外延层（2）的沟槽（4）；在所述N掺杂阱层（3）上部且在所述沟槽（4）四周形成具有P掺杂源极区（6），所述沟槽（4）内设有一个栅极导电多晶硅（7）和一个屏蔽栅导电多晶硅（8），屏蔽栅导电多晶硅（8）位于栅极导电多晶硅（7）下方；所述栅极导电多晶硅（7）两侧与沟槽（4）内壁之间设有绝缘栅氧化层（5）；所述屏蔽栅导电多晶硅（8）两侧及底部均由屏蔽栅氧化层（9）包围，所述栅极导电多晶硅（7）与屏蔽栅导电多晶硅（8）由导电多晶硅间绝缘介质层（10）隔开，相邻所述功率MOS器件单胞之间通过N掺杂阱层（3）隔离；
其特征在于：相邻功率MOS器件单胞之间的N掺杂阱层（3）内具有一轻掺杂P型锥形深阱部（13）和位于轻掺杂P掺杂杂质外延层（2）内的重掺杂P型阱接触区（14），此轻掺杂P型锥形深阱部（13）的上端延伸至N掺杂阱层（3）的上表面，所述轻掺杂P型锥形深阱部（13）的下端延伸至轻掺杂P掺杂杂质外延层（2）中部并与重掺杂P型阱接触区（14）上表面接触，所述轻掺杂P型锥形深阱部（13）的深度与沟槽（4）的深度比例为10： 8~12；
所述沟槽（4）顶部淀积有绝缘介质层（11），所述栅极导电多晶硅（7）的上端嵌入绝缘介质层（11）内，使得栅极导电多晶硅（7）上端在竖直方向上高于P掺杂源极区（6）。
2.根据权利要求1所述的功率MOS半导体器件，其特征在于：所述屏蔽栅氧化层（9）的厚度大于所述绝缘栅氧化层（5）的最小厚度。
3.根据权利要求1所述的功率MOS半导体器件，其特征在于：所述轻掺杂P型锥形深阱部（13）上端开口宽度与下端开口宽度比例为10： 2~4。
4.根据权利要求1所述的功率MOS半导体器件，其特征在于：在位于所述栅极导电多晶硅（7）上方和源极区上方的绝缘介质层（11）分别开孔，在孔内设有金属连线（12），分别实现栅极导电多晶硅（7）和源极区电性连接。