本发明涉及显示技术领域，特别是涉及一种薄膜晶体管的制作方法及薄膜晶体管、显示模组。
背景技术：
显示技术的种类较多，包括液晶显示(liquidcrystaldisplay，lcd)和有机发光二极管显示(organiclight-emittingdiode，oled)等。
oled显示具有自发光显示、轻薄省电等优点，还可基于柔性材料而制成柔性显示器，可以被卷曲、折叠或者作为可穿戴设备的一部分。oled的发光原理是在两个电极之间沉积非常薄的有机发光材料，对有机发光材料通以电流，通过载流子注入和复合而发光。传统oled技术的开关晶体管开关速度比较慢，导致显示模组的分辨率不高。
技术实现要素：
本发明实施例的一个目的在于提供一种薄膜晶体管的制作方法及薄膜晶体管、显示模组，其解决传统技术的像素开关速度比较慢技术问题。
在第一方面，本发明实施例提供一种薄膜晶体管，所述薄膜晶体管包括：栅极层、绝缘层、半导体层、漏极、源极，与所述半导体层接触的多晶硅层。
可选地，所述半导体层为铟镓锌氧化物或氮化镓。
可选地，所述多晶硅层为本征多晶硅层。
可选地，所述绝缘层形成于所述栅极层上；
所述多晶硅层形成于所述绝缘层上；
所述半导体层形成于所述多晶硅层上；
所述源极形成于所述多晶硅层的一侧，并且与所述半导体层接触；
所述漏极形成于所述多晶硅层的另一侧，并且与所述半导体层接触。
可选地，所述半导体层与多晶硅层形成异质结。
在第二方面，本发明实施例提供一种薄膜晶体管的制作方法，所述方法包括：
提供一栅极层、绝缘层、半导体层、漏极、源极及与所述半导体层接触的多晶硅层；
根据所述栅极层、绝缘层、半导体层、漏极、源极及多晶硅层制作薄膜晶体管。
可选地，所述半导体层为铟镓锌氧化物或氮化镓。
可选地，述多晶硅层为本征多晶硅层。
可选地，所述根据所述栅极层、绝缘层、半导体层、漏极、源极及多晶硅层制作薄膜晶体管，包括：
形成所述绝缘层于所述栅极层上；
形成所述多晶硅层于所述绝缘层上；
形成所述半导体层于所述多晶硅层上；
形成所述源极与所述漏极于所述半导体层与所述多晶硅层上。
在第三方面，本发明实施例提供一种显示模组，所述显示模组包括任一项所述的薄膜晶体管。
在本发明各个实施例中，薄膜晶体管包括：栅极层、绝缘层、半导体层、漏极、源极，与半导体层接触的多晶硅层，由于多晶硅层能够提高半导体层的电子迁移率，从而提升开关速度与降低薄膜晶体管的功耗。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1为本发明实施例提供一种用于amoled显示单元内的tft驱动电路的结构示意图；
图2是本发明实施例提供一种薄膜晶体管的制作方法；
图3是本发明实施例提供一种薄膜晶体管的结构示意图；
图4是本发明实施例提供一种铟镓锌氧化物层与多晶硅薄膜层之间的电子迁移原理模型示意图；
图5是本发明另一实施例提供一种薄膜晶体管的结构示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的薄膜晶体管的制作方法及薄膜晶体管、显示模组及其具体实施方式、方法、步骤、结构、特征及功效，详细说明如后。
有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
薄膜晶体管(thinfilmtransistor，tft)的主要组成部分包括电极层、半导体层、绝缘层等等，电极层包括栅极层、源极层以及漏极层，半导体层包括半导体层。薄膜晶体管的工作原理类似于金属氧化物半导体场效应晶体管(mos管)，其与mos管的区别在于，薄膜晶体管是由多数载流子形成的积累层构成的沟道，而mos管是由少数载流子形成的反型层构成的沟道。
薄膜晶体管可以应用于液晶显示器(lcd)与有机发光显示器(oled)。其中，oled包括无源矩阵oled(pmoled)与有源矩阵oled(amoled)。amoled具有自发光、色彩鲜艳、对比度高、响应速度快、功耗低等优点。
如图1所示，在amoled中，显示单元的驱动电路包括一个用于寻址开关的tft与驱动tft。寻址开关tft的栅极连接行电极(扫描线)，源极连接列电极，漏极连接存储电容与驱动tft的栅极。驱动tft的源极连接列电极，漏极连接oled。当扫描线输入信号时，寻址开关tft打开，在漏极上产生电流对存储电容进行充电并打开驱动tft。当扫描信号消失后，存储电容为驱动tft放电，使其保持开启状态，同时驱动oled发光。
在amoled中，amoled的薄膜晶体管tft技术可分为a-si(非晶硅)，ltps(低温多晶硅)以及氧化物半导体，例如：铟镓锌氧化物。由于a-si迁移率过低，ltps的电学特性的大面积均匀性较差，限制了硅基tft在大尺寸amoled面板中的应用，而铟镓锌氧化物具有迁移率相对较高，均匀性好，制备成本低廉等优点，因此，铟镓锌氧化物可以实现大尺寸amoled。然而，铟镓锌氧化物层的电子迁移率在10cm2/vs左右，难以提升。
在实现本发明的过程中，发明人发现传统技术的各个tft的开关速度比较慢，导致显示模组的分辨率不高，功耗高。
请一并参阅图2与图3，图2是本发明实施例提供一种薄膜晶体管的制作方法，图3是本发明实施例提供一种薄膜晶体管的结构示意图。如图2与图3所示，其中，该薄膜晶体管的制作方法20包括：
步骤s21、提供一衬底基板；
如图3所示，在本实施例中，衬底基板31可以采用玻璃基板，其可以为p型硅片，其中，重掺杂的p型硅作为制备薄膜晶体管的栅极。在制作时，首先将沉积基板进行清洗干净，然后吹干备用。
步骤s22、形成一栅极层于衬底基板上；
如图3所示，在本实施例中，栅极层32可以为以下一种金属或多种金属集合：钼(mo)、铝(ai)、铜(cu)、钛(ti)、铬(cr)。
栅极层32可以采用物理气相沉积方法(pvd)于衬底基板31上沉积栅极层32，并且图形化处理栅极层。其中，pvd是通过蒸发、电离或溅射等过程，产生固态粒子沉积在硅片表面或继续与气体反应得到所需薄膜。
步骤s23、形成一绝缘层于栅极层与衬底基板上；
如图3所示，在本实施例中，绝缘层33包括氧化硅层、氮化硅层等等。绝缘层33可以采用化学气相沉积方法(cvd)于栅极层32与衬底基板31上沉积而成，当沉积完后，再采用图形化处理该绝缘层33，例如：在该绝缘层33上打孔。在一些实施例中，实际应用时的版图走线等需综合考虑实际电路情况，确定绝缘层33的打孔情况。
cvd是在反应室内，气态反应物经过化学反应生成固态物质并沉积在硅片表面的薄膜沉积技术。
步骤s24、形成一多晶硅层于绝缘层上；
二维电子气(two-dimensionalelectrongas，2deg)是指电子气可以自由在二维方向移动，而在第三维上受到限制的现象，一般的，二维电子气容易在异质结构中获得。若控制突变异质结两边的掺杂状况，即在窄能隙一边的半导体中不掺杂(即为本征半导体)，而在宽异能隙一边的半导体中掺入施主，则在异质结界面附近的本征半导体一侧有电子势阱，而在掺杂半导体一侧有电子势垒，其中，势阱中积累有二维电子气(都由另一边的掺杂半导体所提供)。
二维电子气的生成原理：两个能隙宽度不同的半导体材料刚开始接触时，宽带隙材料的费米能级高于窄带隙材料的费米能级。结果电子从宽带隙材料中溢出，使其仅剩下正电荷，即施主离子。这些空间电荷产生静电势，它将引起界面能带弯曲。平衡以后不同材料的费米能级相等。电子的密度在界面处有一个尖锐的峰(在那里电子的费米能级进入导带中)，形成一个薄的导电层，通常被称为二维电子气。在二维电子气中，典型的电子浓度范围为2×1011/cm2～2×1012/cm2。
如图3所示，在本实施例中，多晶硅层34包括本征多晶硅薄膜层，在形成一多晶硅层于所述绝缘层上时，可以通过采用化学气相沉积方法于绝缘层33上沉积非晶硅薄膜层，将非晶硅薄膜层晶化形成多晶硅薄膜层，图形化处理多晶硅薄膜层。
在一些实施例中，多晶硅层34形成于薄膜晶体管所处的区域。
步骤s25、形成一半导体层于多晶硅层上；
如图3所示，在本实施例中，该半导体层35包括铟镓锌氧化物层(indiumgalliumzincoxide，igzo)，在形成一半导体层35于多晶硅层34上时，可以采用物理气相沉积方法于多晶硅层34上沉积该铟镓锌氧化物层，图形化处理该铟镓锌氧化物层。
若利用铟镓锌氧化物层作为薄膜晶体开关管的使用，薄膜晶体开关管的开关速度、分辨率以及功耗会受到影响。但是，在本发明实施例中，其能够利用多晶硅层34提高铟镓锌氧化物层的电子迁移率。具体工作原理如下：请一并参阅图3与图4，因铟镓锌氧化物层的禁带宽度远大于本征多晶硅，并且，铟镓锌氧化物层费米能级高于本征多晶硅，因此，本征多晶硅与铟镓锌氧化物层的二者形成异质结将电子束缚在势阱中，积累电子(即二维电子气)，形成导电沟道，由于电子积累在本征多晶硅的一侧，该处不存在电离杂质中心的散射作用，因此，这些电子沿着平面方向运动的迁移率将非常高，通过栅压改变势阱的宽度和深度从而控制电子浓度，从而控制漏极电流。半导体层不限于铟镓锌氧化物层，还可以是氮化镓层等。
步骤s26、形成一源极与一漏极于半导体层与多晶硅层上。
如图3所示，在本实施例中，在形成一源极36与一漏极37于半导体层35与多晶硅层34上时，首先对半导体层35进行掩膜处理，最后，于半导体层35与多晶硅层34的曝光区域上进行离子重掺杂多晶硅处理，形成源极36与漏极37。
可以理解的是：本发明实施例提供的薄膜晶体管制作方法并不局限于如图2与图3所示的步骤与结构，其还可以是顶栅结构的薄膜晶体管、底栅结构的薄膜晶体管或者其它结构的薄膜晶体管。本领域普通技术人员应当明白：任何人根据本实施例所训导的内容，采用“通过在半导体层上设置多晶硅层，以提高半导体层的电子迁移率，进而控制漏极与源极之间的电子迁移”的此类方式，其应当落入本发明实施例的保护范围之内，因而并不局限于图2与图3所示步骤与结构。在一些实施例中，图2中某些步骤可以被省略，图3中的某些结构也可以被省略或者调换。
总体而言，对于本领域技术人员而言，其只要根据“根据栅极层、绝缘层、半导体层、漏极、源极及与半导体层接触的多晶硅层制作薄膜晶体管”，其皆应当落入本发明实施例的保护范围之内。
在本发明各个实施例中，通过多晶硅层34提高铟镓锌氧化物层的电子迁移率，从而提高薄膜晶体管的开关速度。由于多晶硅层34能够提高传导电流的有效电子数，并且，影响铟镓锌氧化物层的迁移率主要因素“电离杂质中心的散射”被有效地消除，在实现开关作用时，其能够相对地降低无效电子的损耗，亦即能够降低开关功耗。再进一步的，由于多晶硅层34提高铟镓锌氧化物层的电子迁移率，每个薄膜晶体管在实现等效的开关功能下，薄膜晶体管能够被制作地更小，进而其可以将每个像素制作地更小，因此，其能够提高分辨率。
作为本发明实施例的另一方面，本发明实施例提供一种薄膜晶体管。如图5所示，该薄膜晶体管50包括：衬底基板51、栅极层52、绝缘层53、多晶硅层54、半导体层55、源极56以及漏极57。栅极层52形成于该衬底基板51上，绝缘层53形成于栅极层52与衬底基板51上，多晶硅层54形成于绝缘层53上，半导体层55形成于多晶硅层54上，源极56形成于多晶硅层54的一侧，并且与半导体层55接触，漏极57形成于多晶硅层54的另一侧，并且与半导体层55接触。
在本发明各个实施例中，通过多晶硅层54提高半导体层55的电子迁移率，从而提高薄膜晶体管的开关速度，降低开关功耗以及提高分辨率。
可以理解的是，本发明实施例提供的薄膜晶体管并不局限于如图5所示的结构，其还可以是顶栅结构的薄膜晶体管、底栅结构的薄膜晶体管或者其它结构的薄膜晶体管。本领域普通技术人员应当明白：任何人根据本实施例所训导的内容，采用“通过在半导体层上设置多晶硅层，以提高半导体层的电子迁移率，进而控制漏极与源极之间的电子迁移”的此类方式，其应当落入本发明实施例的保护范围之内，因而并不局限于图5所示的结构。在一些实施例中，图5中的某些结构也可以被省略或者调换。
总体而言，对于本领域技术人员而言，其只要根据“根据栅极层、绝缘层、半导体层、漏极、源极及与半导体层接触的多晶硅层制作薄膜晶体管”，其皆应当落入本发明实施例的保护范围之内。
在一些实施例中，该多晶硅层54形成于薄膜晶体管所处的区域，其中，多晶硅层54包括本征多晶硅薄膜层。
在一些实施例中，半导体层55包括铟镓锌氧化物层。在本发明实施例中，其能够利用多晶硅层54提高铟镓锌氧化物层的电子迁移率。具体工作原理如下：因铟镓锌氧化物层的禁带宽度远大于本征多晶硅，并且，铟镓锌氧化物层费米能级高于本征多晶硅，因此，本征多晶硅与铟镓锌氧化物层的二者形成异质结将电子束缚在势阱中，积累电子(即二维电子气)，形成导电沟道，由于电子积累在本征多晶硅的一侧，该处不存在电离杂质中心的散射作用，因此，这些电子沿着平面方向运动的迁移率将非常高，通过栅压改变势阱的宽度和深度从而控制电子浓度，从而控制漏极电流。
由于产品实施例与方法实施例属于同一发明构思，在内容不构成相互冲突的前提下，产品实施例可以引用方法实施例所阐述的内容，亦即：与薄膜晶体管有关的各个实施例可以引用上述薄膜晶体管制作方法的各个实施例，在此不赘述。
作为本发明实施例的又另一方面，本发明实施例提供一种显示模组。该显示模组包括薄膜晶体管，其中，该薄膜晶体管可以为如图5所示的薄膜晶体管，在此不赘述。
在本发明实施例中，通过多晶硅层提高半导体层的电子迁移率，从而提高薄膜晶体管的开关速度，降低开关功耗以及提高分辨率。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。