半导体元件及其制造方法与流程

本发明涉及一种半导体制造技术，且特别是关于半导体元件的结构及其制造方法。

背景技术：

晶体管是集成电路的主要元件。以晶体管元件的制造为例，其配合晶体管尺寸的缩小以及增加导电性，多种晶体管元件的结构设计也被因应提出。为了增加栅极的导电性，栅极结构可以是金属栅极的结构。

以金属栅极结构制造过程(procedure)为例，其需要先形成虚置栅极(dummygate)结构，包括先完成多晶硅的栅极及栅极绝缘层，另外侧壁上也形成间隙壁等等结构。其后，多晶硅的虚置栅极会被移除，其所留下的空间后续填入金属材料当作金属栅极。

在上述制造过程中，其会包含研磨工艺(process)以得到平坦面且将虚置栅极暴露，以利于后续移除。然而，在基板的边缘区域的元件密度会低于处在基板中间的元件区域的元件密度，如此边缘区域会被过度研磨导致倾斜面。此研磨工艺使得基板在边缘区域的硅材质由于过度研磨导而被暴露。如此，在使用蚀刻工艺要移除多晶硅的虚置栅极时，边缘区域的基板也会被蚀刻工艺部分移除，可能造成元件损坏。

如何有效排除上述的问题，在制造技术的研发中是需要被考虑以及适当排除。

技术实现要素：

本发明的目的在于提供一种半导体元件及其制造方法，可以减少基板在边缘区域的损坏，进而也可以减少在元件区域的结构被影响。

为达上述目的，本发明提供的一种半导体元件的结构，包括基板，有元件区域及边缘区域。多个元件结构形成在所述基板上。蚀刻停止层，设置在所述基板的所述边缘区域，其中所述蚀刻停止层是从所述基板的暴露表层由p型掺杂所转换而成。

在一实施例中，对于前述半导体元件的结构，所述边缘区域的元件密度小于所述元件区域的元件密度。

在一实施例中，对于前述半导体元件的结构，在所述元件区域的所述元件结构的顶暴露表面是介电绝缘层。

在一实施例中，对于前述半导体元件的结构，该基板是单面基板或是双面基板。

在一实施例中，对于前述半导体元件的结构，在所述基板的所述边缘区域的所述p型掺杂有足够的掺杂浓度，以将所述基板的硅材质转换当作所述蚀刻停止层。

在一实施例中，对于前述半导体元件的结构，所述p型掺杂是含硼的掺杂。

在一实施例中，对于前述半导体元件的结构，所述基板的所述边缘区域相对于元件区域是倾斜面且属于所述基板的一部分被暴露。

在一实施例中，对于前述半导体元件的结构，含有所述p型掺杂的硅材质保留，且所述倾斜面趋近倾斜平面。

在一实施例中，对于前述半导体元件的结构，在所述边缘区域的所述倾斜面包括所述基板的部分以及所述元件结构的残留部分。

在一实施例中，对于前述半导体元件的结构，所述多个元件结构用于后续形成金属栅极结构。

在一实施例中，对于前述半导体元件的结构，所述多个元件结构是半制造完成结构，在元件区域所包含的硅材质后续需要被移除。

本发明还提供一种半导体元件的制造方法，包括提供基板，有元件区域及边缘区域。多个元件结构形成在所述基板上，其中所述多个元件结构包含硅材质。形成掩模层使暴露在所述边缘区域的所述元件结构的所述硅材质及所述基板的一部分。在所述边缘区域进行p型掺杂工艺，将在所述边缘区域暴露的所述硅材质及所述基板的顶部区域转换成当作蚀刻中止层的材质。进行蚀刻工艺，以移除所述硅材质，其中在所述边缘区域的所述硅材质被所述蚀刻中止层保护。

在一实施例中，对于前述半导体元件的制造方法，所述边缘区域的元件密度小于所述元件区域的元件密度。

在一实施例中，对于前述半导体元件的制造方法，在进行所述p型掺杂工艺前，包括对所述基板进行研磨工艺，以至少暴露所述多个元件结构的所述硅材质，其中在所述边缘区域产生倾斜面且属于所述基板的一部分被暴露。

在一实施例中，对于前述半导体元件的制造方法，在所述研磨工艺后的所述倾斜面趋近倾斜平面。

在一实施例中，对于前述半导体元件的制造方法，在所述边缘区域的所述倾斜面包括所述基板的部分以及所述元件结构的残留部分。

在一实施例中，对于前述半导体元件的制造方法，所述p型掺杂工艺包含掺杂浓度，以将所述基板的硅材质转换当作所述蚀刻停止层。

在一实施例中，对于前述半导体元件的制造方法，所述p型掺杂工艺是掺杂含硼的掺杂。

在一实施例中，对于前述半导体元件的制造方法，所述多个元件结构用于后续形成金属栅极结构。

在一实施例中，对于前述半导体元件的制造方法，所述多个元件结构是半制造完成结构，在元件区域所包含的硅材质后续需要被移除。

附图说明

包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。

图1a-图1c为依据本发明一实施例，本发明所探讨的半导体元件的部分制造流程的剖面结构示意图；

图2-图3为依据本发明一实施例，绘示本发明探讨半导体元件在制造时所可能产生的问题的示意图；以及

图4-图5为依据本发明一实施例，绘示半导体元件的剖面结构及其制造方法的示意图。

附图标号说明

100:基板

102:内层介电层

104:元件结构

105:介电绝缘层

106:间隙壁

108:栅极

108’:掺杂栅极

110:元件区域

120:边缘区域

130:保护介电层

140:凹陷

142:悬空结构

144:弧状结构

150:掩模层

152:注入工艺

154:蚀刻中止层

具体实施方式

本发明是关于半导体元件的制造技术。在半导体元件的制过程中，其可能会进行研磨工艺在元件区域将硅材质的虚置结构暴露，以便通过蚀刻工艺将虚置结构移除。本发明在这种制造过程中，可以有效防止基板在边缘区域的损坏。

以下举多个实施例来说明本发明，但是本发明不限于所举的实施例。

本实施例先以晶体管元件的制造为例来说明。图1a-图1c为依据本发明一实施例，绘示本发明所探讨的半导体元件的部分制造流程的剖面结构示意图。

参阅图1a，半导体元件是以晶体管元件的制造流程为例。依照晶体管的设计，其晶体管可以是一般以平面基板为基础的晶体管，又也可以例如是鳍状场效晶体管(finfieldeffecttransistor,finfet)。晶体管的栅极，例如是金属栅极的设计。也就是，本实施例所示的基板100是晶体管的平面状基板，也可以是鳍状场效晶体管的基板，是凸出的鳍线部。

对于金属栅极的制造，在基板100需要先形成虚置栅极结构，以元件结构104代表。虚置栅极结构，元件结构104，例如包含多晶硅的栅极108。另外，在栅极108下的介电绝缘层105以及在栅极108的侧壁上的间隙壁106也会被形成。虚置栅极结构，元件结构104，的周围是被内层介电层102围绕，其中也使用研磨工艺得到平坦面，也将栅极108暴露出来，以利于后续移除。

参阅图1b，其使用蚀刻工艺来移除虚置的栅极108。此栅极108的材质例如是多晶硅，而其周围是介电材质，因此蚀刻工艺通过蚀刻剂的选择，可以蚀刻栅极108而保留介电材质的结构。

参阅图1c，蚀刻工艺最后会移除多晶硅的栅极108，而栅极108被移除后的空间，可以用来后续形成金属栅极。

针对金属栅极的整个制造过程，上述的，形成与移除虚置栅极的部分制造流程。然而如果基板10是以整个晶片来看，基板100是可以区分为元件区域与边缘区域。而边缘区域在本发明的探讨(lookinginto)下，发现可以能会损坏元件的现象。

图2-3为依据本发明一实施例，绘示本发明探讨半导体元件在制造时所可能产生的问题的示意图。

参阅图2，就一般性的半导体元件，其是在基板100上依照不同阶段形成元件结构。基板100一般是单面(singleside)基板或是双面(doubleside)基板。本实施例以双面基板为例，但是不限于此。双面基板是指在后续的制造过程中，一些元件也会被形成在基板100的背面。现阶段的制造是在基板100的前面(frontside)进行，而基板100背面是由保护介电层130围绕。

基板100可以区分为元件区域110以及边缘区域120。以晶片的形状来看，元件区域110是指中间的大部分区域，边缘区域120是指晶片的周边的环状区域。

例似图1a在元件区域110的结构，基板100上会形成有多个元件结构104。元件结构104以虚置栅极结构为例来描述，但是本发明不限于虚置栅极结构。在本实施例中，元件结构104例如包括多晶硅的栅极108以及周围栅极108的介电材质，例如间隙壁106以及介电绝缘层105。然而，本发明的元件结构104不限于虚置栅极结构，也就是栅极108代表多晶硅的结构，其上表面被暴露，而结构的其他周围是介电材质的结构围绕。

研磨工艺会被使用，除了要在元件区域110得到平坦面以外，也需要将栅极108的上表面暴露。栅极108是虚置结构，后续需要移除。在此，由于边缘区域120的元件密度会比元件区域110的元件密度低，在基板100承受研磨工艺的研磨时，边缘区域120会较容易被磨除。如果边缘区域120过度研磨，除了属于边缘区域120的元件结构会被过度研磨，也可能基板100被过度研磨而暴露出其硅材质。换句话说，边缘区域120在研磨工艺后产生倾斜面，更例如是趋近平坦的倾斜面。此倾斜面会延伸到基板100的边缘。对于双面的基板100，倾斜面会延伸到保护介电层130。

参阅图3，栅极108是虚置结构，而需要被移除。移除的方式例如是进行蚀刻工艺。依照本发明的探讨，由于栅极108与基板100都是相同的硅材质，而蚀刻工艺移除元件结构104的栅极108的同时，也会从基板100的暴露表面移除基板100的一部分，造成曲状的凹陷140。此凹陷140甚至会延伸到属于边缘区域120的元件结构104的下方，掏空(hollow)其下的硅材质会造成结构上的悬空结构142。另外，如果是双面的基板100的实施例，凹陷140也会在保护介电层130造成向内的弧状结构144。

悬空结构142的机械强度不足，容易造成断裂，影响到元件区域110的元件结构104。另外，在保护介电层130的弧状结构144，由于是向内曲面，当后续沉积物质时，容易将物质喷溅到元件区域110的元件结构104，也会造成元件的污染。

在经过本发明对制作工艺的探讨，至少观察到如上的可能制造缺陷。本发明也根据发生的机制提出适当的修正。

图4-5为依据本发明一实施例，绘示半导体元件的剖面结构及其制造方法的示意图。

参阅图4，延续图2的状态，先形成掩模层150，例如是光刻蚀刻工艺的光致抗蚀剂层，覆盖在元件区域110而暴露出边缘区域120。边缘区域120可能会仍包含一些元件结构104，而以内层介电层120以及基板110为主要。在本发明一实施例中，在形成掩模层150覆盖元件区域110而暴露边缘区域120后，掩模层150当作注入(implanting)工艺152的掩模，将p型掺杂(dopant)掺杂到边缘区域120的基板100的顶表层，同时在边缘区域120的元件结构104中的硅材质，例如多晶硅的栅极108也会被掺杂成为掺杂栅极108’。

如此，在边缘区域120的表层的硅材质会因为p型掺杂而被转变成相对于硅的蚀刻中止层154。掺杂栅极108’也是当作蚀刻中止层154的一部分。p型掺杂例如是含硼的掺杂。根据材料特性的研究资料，以koh或是nh4oh的蚀刻剂对硅蚀刻为例，当硅被硼掺杂掺杂而浓度达到一个程度后，其蚀刻率会明显下降。因此，注入工艺152将适当浓度的p型掺杂掺杂到基板100表层上的硅材质，可以将其转换成相对硅的蚀刻中止层154。

参阅图5，移除掩模层150后就可以进行硅材质的蚀刻工艺，将元件区域110的栅极108移除。本发明不限于虚置栅极的移除。一般性地，元件区域110的元件结构104含有暴露的硅材质需要被移除时，其边缘区域就可以采用本发明技术形成蚀刻中止层。

由于边缘区域120形成蚀刻中止层154，因此即使边缘区域120在研磨工艺下造成倾斜面，蚀刻中止层154会防止基板100在边缘区域120被蚀刻，产生如图3所述的缺陷。

在完成图5的蚀刻功工艺后，移除栅极108所留下的空间可以后续填入金属继续完成金属栅极结构的制造。本发明不限定于后续的其他制造。

本发明提出在边缘区域120利用p型掺杂达到足够的浓度，而转换成基板的硅材质当作蚀刻中止层，可以有效保护基板100在边缘区域120被蚀刻，同时有效防止边缘区域120发生如图3所示的悬空结构142与弧状结构144。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。