本实用新型特别涉及一种半导体封装基板及其封装件结构，属于半导体封装技术领域。
背景技术：
现有的半导体封装件结构，系在一基板上设置至少一芯片并且与基板电性连接，再以塑封体将芯片与基板密封以完成封装件。然而，习知的半导体封装件结构由于基板厚度加上堆栈在其上的芯片厚度后的总厚度，以致于限制了后续封装制程中形成的塑封体厚度，亦即，可能造成封装后的封装件总厚度过大而造成半导体封装件设计上的限制。
为了解决半导体封装件总厚度过大的问题，需要降低塑封体的高度；然而，降低塑封体高度意谓着在基板与芯片置入注塑模具中后必须预留较小的注塑空间，也就是芯片表面与模具表面之间的空间较不足，从而在注塑液态的塑封体时的流动性变差，容易在塑封体中产生气孔或等塑封不完整。
美国专利公开第20070228502A1号揭露一种半导体封装结构，其先将芯片以塑封体封装以形成封装件后，再将封装件与基板电性连接，该封装件及基板的相对连接处分别设有锡球，相对的锡球具有不同的高度，当进行回焊(reflow)时封装件会变形，封装件及基板之间的锡球不会因为封装件的变形而导致无法电性连接，但仍无法解决封装件与基板相加后的总厚度过大的问题。
技术实现要素：
针对现有技术的不足，本实用新型的主要目的在于提供一种半导体封装基板及其封装件结构。
为实现前述实用新型目的，本实用新型采用的技术方案包括：
本实用新型实施例一方面提供了一种半导体封装基板，其包括基板本体，所述基板本体具有一总厚度，并且所述基板本体以所述总厚度方向的相对两侧分别为上表面与下表面，所述上表面的一位置往下延伸一深度以形成第一凹槽，所述下表面的对应所述第一凹槽的位置往上延伸形成一深度以形成第二凹槽，所述第一凹槽的底面与所述第二凹槽的顶面之间形成一次厚度，并且所述次厚度在上下方向上具有弹性。
进一步的，所述上表面的所述第一凹槽的位置与所述下表面的所述第二凹槽的位置系在制造所述基板本体时不予涂布保护层，使得在对所述基板本体进行蚀洗制程的同时形成所述第一凹槽与所述第二凹槽。
本实用新型实施例另一方面提供了一种半导体封装件结构，其包括：
基板本体，其具有一总厚度，并且所述基板本体以所述总厚度方向的相对两侧分别为上表面与下表面，所述上表面的一位置往下延伸一深度以形成第一凹槽，所述下表面的对应所述第一凹槽的位置往上延伸形成一深度以形成第二凹槽，所述第一凹槽的底面与所述第二凹槽的顶面之间形成一次厚度，并且所述次厚度在上下方向上具有弹性；
至少一芯片组件，设于所述第一凹槽内；以及
塑封体，其模塑成型于所述基板本体的上表面并密闭地包覆所述芯片组件，使得所述次厚度往下陷而变形，从而降低整个封装件的高度。
进一步的，所述上表面的所述第一凹槽的位置与所述下表面的所述第二凹槽的位置系在制造所述基板本体时不予涂布保护层，使得在对所述基板本体进行蚀洗制程的同时形成所述第一凹槽与所述第二凹槽。
更进一步的，所述第一凹槽周围的所述上表面设有配置线路的接垫以电性连接所述芯片组件，并且所述线路不穿过所述第一凹槽，所述接垫上覆设有保护层。
与现有技术相比，本实用新型的优点包括：
(1)可以缩短封装件的高度，仍能维持封装良率。例如，基板本体可以让出60um空间供芯片组件往下移动，解决芯片组件设置于基板上时形成塑封体高度受限的问题；亦即，封装结构不影响塑封(molding compound)的厚度，避免发生塑封异常，造成良率下降的缺点；
(2)本实用新型将基板本体的芯片组件放置位置未涂布保护层，再藉由蚀洗制程直接形成第一凹槽与第二凹槽，因此不需透过其它加工方式形成凹槽，可以节省制造成本；
(3)本实用新型的半导体封装基板与封装件结构可适用于多种基板类或卡类的封装产品，如MCP、BGA、eMMC、RFID-SIM、Micro SIM、RFID-Micro SD、Nano SIM等。
附图说明
图1是本实用新型的半导体封装基板结构的平面示意图；
图2是本实用新型在封装基板上设置芯片组件并且在模具中注入液态塑封材料的平面示意图；
图3是本实用新型形成塑封体后的封装件结构的平面示意图；
图4是本实用新型在基板本体的上表面的第一凹槽周围配置有线路的接垫的结构示意图；
附图标记说明：1-基板本体、11-第一凹槽、12-第二凹槽、2-芯片组件、3-注塑模具(模具)、31-上模具、32-下模具、33-活塞、4-塑封体、5-接垫、6-保护层、H-总厚度、h-次厚度。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本实用新型的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本实用新型实施例一方面提供了一种半导体封装基板，其包括基板本体，所述基板本体具有一总厚度，并且所述基板本体以所述总厚度方向的相对两侧分别为上表面与下表面，所述上表面的一位置往下延伸一深度以形成第一凹槽，所述下表面的对应所述第一凹槽的位置往上延伸形成一深度以形成第二凹槽，所述第一凹槽的底面与所述第二凹槽的顶面之间形成一次厚度，并且所述次厚度在上下方向上具有弹性。
进一步的，所述上表面的所述第一凹槽的位置与所述下表面的所述第二凹槽的位置系在制造所述基板本体时不予涂布保护层，使得在对所述基板本体进行蚀洗制程的同时形成所述第一凹槽与所述第二凹槽。
本实用新型实施例另一方面提供了一种半导体封装件结构，其包括：
基板本体，其具有一总厚度，并且所述基板本体以所述总厚度方向的相对两侧分别为上表面与下表面，所述上表面的一位置往下延伸一深度以形成第一凹槽，所述下表面的对应所述第一凹槽的位置往上延伸形成一深度以形成第二凹槽，所述第一凹槽的底面与所述第二凹槽的顶面之间形成一次厚度，并且所述次厚度在上下方向上具有弹性；
至少一芯片组件，设于所述第一凹槽内；以及
塑封体，其模塑成型于所述基板本体的上表面并密闭地包覆所述芯片组件，使得所述次厚度往下陷而变形，从而降低整个封装件的高度。
进一步的，所述上表面的所述第一凹槽的位置与所述下表面的所述第二凹槽的位置系在制造所述基板本体时不予涂布保护层，使得在对所述基板本体进行蚀洗制程的同时形成所述第一凹槽与所述第二凹槽。
更进一步的，所述第一凹槽周围的所述上表面设有配置线路的接垫以电性连接所述芯片组件，并且所述线路不穿过所述第一凹槽，所述接垫上覆设有保护层。
如下将结合附图对该技术方案、其实施过程及原理等作进一步的解释说明。
图1为本实用新型的半导体封装基板结构的平面示意图；如图1所示，本实用新型提供的半导体封装基板，系具有一基板本体1，该基板本体1具有一总厚度H，并且在基板本体1的总厚度H方向的相对两侧分别为一上表面与一下表面，该上表面的一位置往下延伸一深度以形成一第一凹槽11，该下表面的对应该第一凹槽11的位置往上延伸形成一深度以形成一第二凹槽12，该第一凹槽11的底面与第二凹槽12的顶面之间形成一次厚度h，由于次厚度h对于总厚度H为薄，因而使得次厚度h在上下方向上具有弹性，例如图1中的虚线即表示该次厚度h弹性下降后的位置。
为了减少制造基板本体1的制程以降低制造成本，本实用新型较佳地在基板本体1的上表面欲形成第一凹槽11的位置与下表面欲形成第二凹槽12的位置预先不涂布保护层，使得在对基板本体1进行蚀洗制程的同时利用化学药剂将未受到保护层保护的区域位置蚀洗形成该第一凹槽11与该第二凹槽12。
图2为本实用新型利用所述基板本体1制造半导体封装件的示意图；如图2所示，其中，将芯片组件2安装于基板本体1上后，将其一起置入注塑模具3的上模具31与下模具32之间的模穴内，然后操作活塞33作动以将液态的塑封材料推挤进入模穴内(如图2的箭头方向所示)，塑封材料在模穴内从上方对芯片组件2与基板本体1施加压力，芯片组件2受到该压力后使得较薄的次厚度h往下变形而降低高度，从而芯片组件2也降低高度而使得芯片组件2的上表面与模穴顶部之间的空间随的变大，塑封材料在较大的空间中可以顺畅流动，因而能够避免产生气泡及塑封不完全的情况。当塑封材料注塑完成并且凝固形成塑封体4而取出模具后，即形成如图3所示的封装件；在图3所示的封装件结构中，基板本体1的次厚度h由于往下变形而降低高度并且芯片组件2也降高度，因此使得包覆在基板本体1与芯片组件2上方的塑封体4得以在不增加整个封装件的总厚度的条件下仍具有足够的厚度，进而解决了习知封装件的芯片组件设置于基板上后的模塑空间高度不足的问题。
图4为显示本实用新型半导体封装件结构的另一实施例；在图4所示的实施例中，为了使芯片组件2能够电性连接至基板本体1，可以在基板本体1的上﹑下表面的第一凹槽11与第二凹槽12的周围配置线路的接垫5(pad)，而不在第一凹槽11与第二凹槽12间穿设布线，接垫5上则覆设一层保护层6，藉此避免基板本体1的次厚度h下降变形时造成布线断裂。
本实用新型提供的半导体封装基板与封装件结构具有以下优点：
(1)可以缩短封装件的高度，仍能维持封装良率。例如，基板本体可以让出60um空间供芯片组件往下移动，解决芯片组件设置于基板上时形成塑封体高度受限的问题；亦即，封装结构不影响塑封(molding compound)的厚度，避免发生塑封异常，造成良率下降的缺点；
(2)本实用新型将基板本体的芯片组件放置位置未涂布保护层，再藉由蚀洗制程直接形成第一凹槽与第二凹槽，因此不需透过其它加工方式形成凹槽，可以节省制造成本；
(3)本实用新型的半导体封装基板与封装件结构可适用于多种基板类或卡类的封装产品，如MCP、BGA、eMMC、RFID-SIM、Micro SIM、RFID-Micro SD、Nano SIM等。
应当理解，上述实施例仅为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围的内。