本实用新型涉及半导体领域，尤其涉及一种半导体器件。
背景技术：
在DRAM(Dynamic Random Access Memory，动态随机存取存储器)器件的制造过程中，需要沉积多晶硅(polysilicon，简称poly)以形成位线接触(Bit line contact)导电结构和存储节点接触(Storage node contact)导电结构。随着集成电路的尺寸微缩，对poly的接触电阻的要求越来越高。
在半导体器件的制造过程中，不同的工艺要在不同的机台或反应室内进行，半导体器件在进入某一机台前需要经历等待时间，因为需要将半导体器件从上一个机台搬运至该机台的过程，在进入炉管机台沉积poly前的等待时间中，前层poly或硅衬底的裸露处由于氧化会形成自然氧化层，自然氧化层会影响接触电阻，降低位线接触导电结构和存储节点接触导电结构的导电能力。
技术实现要素：
本实用新型提供一种半导体器件，以解决或缓解现有技术中的一项或更多项技术问题。
作为本实用新型的一个方面，本实用新型实施例提供一种半导体器件，包括：
衬底，具有器件隔离结构和埋入式栅极；
绝缘结构，覆盖所述埋入式栅极并形成于所述衬底上；
位线接触栓塞，在沉积炉管机台中形成于所述绝缘结构中，并位于相邻两个埋入式栅极之间的衬底上方；
第一自然氧化层，形成于所述衬底与所述位线接触栓塞之间，在所述沉积炉管机台中清洗所述第一自然氧化层，以使所述第一自然氧化层的厚度小于等于2埃。
进一步地，所述位线接触栓塞形成于原位P掺杂多晶硅，并且掺杂P的浓度为每立方厘米1019个至每立方厘米5×1021个。
优选地，所述半导体器件还包括：
位线，覆盖所述位线接触栓塞，且所述位线的顶部和侧壁被所述绝缘结构包围；
存储节点接触栓塞，在所述沉积炉管机台中形成于所述绝缘结构中，并位于相邻的所述埋入式栅极和所述器件隔离结构之间的衬底上方；
第二自然氧化层，形成于所述衬底与所述存储节点接触栓塞之间，在所述沉积炉管机台中清洗所述第二自然氧化层，以使所述第二自然氧化层的厚度小于等于2埃。
优选地，所述半导体器件还包括：
位线，覆盖所述位线接触栓塞，且所述位线的顶部和侧壁被所述绝缘结构包围；
存储节点接触栓塞，在所述沉积炉管机台中形成于所述绝缘结构中，并位于相邻的所述埋入式栅极和所述器件隔离结构之间的衬底上方，在所述沉积炉管机台中清洗所述衬底，以使所述存储节点接触栓塞与所述衬底直接接触。
作为本实用新型的另一个方面，本实用新型实施例提供一种半导体器件，包括：
衬底，具有器件隔离结构和埋入式栅极；
绝缘结构，覆盖所述埋入式栅极并形成于所述衬底上；
位线接触栓塞，在沉积炉管机台中形成于所述绝缘结构中，并位于相邻两个埋入式栅极之间的衬底上方，在所述沉积炉管机台中清洗所述衬底，以使所述位线接触栓塞与所述衬底直接接触。
进一步地，所述位线接触栓塞形成于原位P掺杂多晶硅，并且掺杂P的浓度为每立方厘米1019个至每立方厘米5×1021个。
进一步地，所述半导体器件还包括：
位线，覆盖所述位线接触栓塞，且所述位线的顶部和侧壁被所述绝缘结构包围；
存储节点接触栓塞，在所述沉积炉管机台中形成于所述绝缘结构中，并位于相邻的所述埋入式栅极和所述器件隔离结构之间的衬底上方；
自然氧化层，形成于所述衬底与所述存储节点接触栓塞之间，在所述沉积炉管机台中清洗所述自然氧化层，以使所述自然氧化层的厚度小于等于2埃。
优选地，所述半导体器件还包括：
位线，覆盖所述位线接触栓塞，且所述位线的顶部和侧壁被所述绝缘结构覆盖；
存储节点接触栓塞，在所述沉积炉管机台中形成于所述绝缘结构中，并位于相邻的所述埋入式栅极和所述器件隔离结构之间的衬底上方，在所述沉积炉管机台中清洗所述衬底，以使所述存储节点接触栓塞与所述衬底直接接触。
作为本实用新型的另一个方面，本实用新型实施例提供一种半导体器件，包括：
衬底，具有覆盖位线的绝缘结构；
存储节点接触栓塞，在沉积炉管机台中形成于所述绝缘结构中；
自然氧化层，形成于所述衬底与所述存储节点接触栓塞之间，在所述沉积炉管机台中清洗所述自然氧化层，以使所述自然氧化层的厚度小于等于2埃。
作为本实用新型的另一个方面，本实用新型实施例提供一种半导体器件，包括，包括：
衬底，具有覆盖位线的绝缘结构；
存储节点接触栓塞，在沉积炉管机台中形成于所述绝缘结构中，在所述沉积炉管机台中清洗所述衬底，以使所述存储节点接触栓塞与所述衬底直接接触。
本实用新型实施例采用上述技术方案，可以降低接触电阻，提高电性能。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本实用新型进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本实用新型公开的一些实施方式，而不应将其视为是对本实用新型范围的限制。
图1-1至图1-6为实施例一中形成位线接触栓塞的示意图。
图2-1至图2-6为实施例二中形成存储节点接触栓塞的示意图。
附图标记说明：
10：沉积炉管机台； 20：刻蚀气体；
210：衬底； 222：第一自然氧化层；
222A：厚度减小的第一自然氧化层；
230：存储节点接触薄膜； 231：存储节点接触栓塞；
232：存储节点接触槽；
240：位线接触薄膜； 241：位线接触孔；
242：位线接触栓塞； 243：位线；
251：隔离沟槽； 252：垫层；
253：器件隔离结构； 260：埋入式栅极；
261：埋入式栅极沟槽； 262：栅极氧化层；
263：字线； 270：绝缘结构；
271：第一绝缘层； 272：第二绝缘层；
273：第三绝缘层； 274：第三绝缘层；
275：第五绝缘层； 280：介质层；
290：过渡层； 322：第二自然氧化层；
322A：厚度减小的第二自然氧化层。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本实用新型的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本实用新型。此外，本实用新型可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
本实用新型实施例旨在提供一种半导体器件，以避免自然氧化层对接触电阻的影响，从而实现良好的欧姆接触，提高半导体器件的电性能。
实施例一
本实施例提供一种半导体器件结构，请参阅图1-1至图1-6，需要说明的是，图中相同的填充图案示出同一结构或同一材料。
如图1-1所示，制备衬底210，然后在衬底210上形成器件隔离结构253和埋入式栅极260。器件隔离结构253的形成方法可以包括先沉积垫层252于衬底210上，其中，垫层252的材料可以是氧化物(OX)；接下来，利用浅槽隔离(Shallow Trench Isolation，STI)工艺选择性地刻蚀垫层252和衬底210，使衬底210被刻蚀用于器件隔离的隔离沟槽251，随后，利用化学气相沉积(Chemical Vapor Deposition，简称CVD)工艺或者其他的沉积工艺形成埋入到隔离沟槽251中的绝缘材料并且对绝缘材料执行化学机械抛光工艺直到露出垫层252，从而形成器件隔离结构253，用于器件隔离，其中，绝缘材料可以是OX。埋入式栅极260的形成方法可以包括利用图形化光刻方法刻蚀衬底210，以形成埋入式栅极沟槽261；然后通过氧化工艺在埋入式栅极沟槽261的底部和内侧壁形成栅极氧化层262；接着部分填充金属材料于埋入式栅极沟槽261，以形成字线263，形成字线263的金属材料可以是一种或多种金属材料的混合物。
继续参阅图1-1，接下来，形成第一绝缘层271于衬底210的上方，第一绝缘层271的材料可以是氮化硅(SiN)；然后，通过图形化方法刻蚀第一绝缘层271，直到露出衬底210，从而在第一绝缘层271中形成位线接触孔241。
然后，清洗具有位线接触孔241的衬底210，可以在清洗机台中以湿法清洗(Wet clean，也可称作湿法刻蚀)的方式清洗衬底210，以去除位线接触孔241底部的氧化层以及其他沾污物。接下来，需要将衬底210从清洗机台搬运到沉积炉管机台10(图1-3)，在衬底210进入沉积炉管机台10前的等待过程中，位线接触孔241的底部因为氧化会形成第一自然氧化层222，如图1-2所示。
接下来将位线接触孔241的衬底210置入沉积炉管机台10中，通过化学气相刻蚀方法刻蚀第一自然氧化层222，如图1-3和图1-4所示，包括：
向沉积炉管机台10通入刻蚀气体20，该刻蚀气体20可以选用氟化氢(HF)，也可以选用三氟化氯(ClF3)或三氟化氮(NF3)，还可以选用HF、ClF3和NF3的任意组合；将刻蚀气体20保持在沉积炉管机台10中预定时间，以使刻蚀气体20与第一自然氧化层222发生化学反应，并产生反应副产物气体；然后，对沉积炉管机台10循环抽真空和注入N2，使残余的刻蚀气体20以及反应副产物气体排出沉积炉管机台10。
需要说明的是，预定时间的设定可根据第一自然氧化层222的厚度进行设定，当第一自然氧化层222的厚度较大时，需要较长的预定时间，以使第一自然氧化层222可以尽可能被刻蚀气体10反应，以去除第一自然氧化层222(图1-3)或使第一自然氧化层222的厚度小于等于(埃，参见图1-4，厚度减小的第一自然氧化层标记为222A)。
然后，在沉积炉管机台10内沉积位线接触薄膜240于衬底210上方，使位线接触薄膜240填充位线接触孔241并覆盖第一绝缘层271，如图1-3和图1-4所示。位线接触薄膜240的材料优选为多晶硅，例如选用非晶硅或结晶硅，沉积位线接触薄膜240的方式可以是LPCVD或ALD或原子层Seed沉积结合LPCVD的复合方式或PECVD方式。
优选地，在本实施例中，位线接触薄膜240的材料是原位磷(P)掺杂多晶硅，具体地，位线接触薄膜240的沉积步骤包括：控制沉积炉管机台10内的压强为0.05Torr至4Torr，并控制沉积炉管机台10内的温度为350℃至625℃；以及以饱和吸附原子层种子的沉积方式沉积原位P掺杂多晶硅薄膜，其中，控制掺杂P粒子的浓度为每立方厘米1019个至每立方厘米5×1021个。
接下来，如图1-5和图1-6所示，可以以干刻蚀(Dry etch)的方式刻蚀位线接触薄膜240，直到露出第一绝缘层271，以形成位线接触栓塞242，所形成的第一绝缘层271覆盖位线接触栓塞242的侧壁。
本实施例中，第一自然氧化层222的去除(或形成厚度减小的第二自然氧化层322A)和位线接触薄膜240的沉积在同一个沉积炉管机台10内进行，由于沉积炉管机台10内处于低压低氧状态，去除自然氧化层或减小自然氧化层的厚度后不会再产生新的自然氧化层，从而避免或降低自然氧化层对接触电阻的影响，从而可以实现良好的欧姆接触，并能降低位线接触电阻，提高位线的电性能，本实施例的制造方法还可以降低生成工艺的控制难度，利于提高生成效率。
实施例二
本实施例提供一种半导体器件，可基于实施例一形成的具有位线接触栓塞242的衬底210上进行。需要说明的是，图1-1至图1-6示出了衬底210的正面剖视图，接下来的图2-1至图2-6示出了衬底210的侧面剖视图。
如图2-1所示，继续在衬底210上形成覆盖位线接触栓塞242的位线243，形成位线243的材料可以是一种或多种金属的混合物，形成位线243的方式可以是先沉积金属材料，然后图形化刻蚀该金属材料，从而形成位线243；然后，形成第二绝缘层272，以覆盖位线243的顶部和侧壁，第二绝缘层272的材料可以是与第一绝缘层271的材料相同。
接下来，形成第三绝缘层273、第四绝缘层274和第五绝缘层275，如图2-1所示。其中，第三绝缘层273覆盖第一绝缘层271和第二绝缘层272，第三绝缘层273的材料可以选用氮氧化硅(SiON)；第四绝缘层274覆盖第三绝缘层273，第四绝缘层274的材料可以选用OX；第五绝缘层275覆盖和包围第第四绝缘层274、第三绝缘层273和第一绝缘层271，第五绝缘层275的材料可以选用与第一绝缘层271相同的材料，例如选用SiN。
然后，刻蚀包括第一绝缘层271、第二绝缘层272、第三绝缘层273、第四绝缘层274和第五绝缘层275的绝缘结构270，直到露出衬底210，以在绝缘结构270中形成存储节点接触槽232，存储节点接触槽232的底部与衬底上表面共平面，如图2-1所示。
然后，清洗具有存储节点接触槽232的衬底210，可以在清洗机台中以湿法清洗的方式去除存储节点接触槽232底部的氧化物以及其他沾污物。接下来，将具有存储节点接触槽232的衬底210从清洗机台搬运到沉积炉管机台10，在具有存储节点接触槽232的衬底210进入沉积炉管机台10前的等待过程中，存储节点接触槽232底部的衬底210上因为氧化会形成第二自然氧化层322，如图1-2所示。
接下来将具有介质层280的衬底210置入沉积炉管机台10中，通过化学气相刻蚀方法去除自然氧化层322，如图1-3所示，去除第二自然氧化层322的步骤可以参照实施例一，即向沉积炉管机台10通入刻蚀气体20；将刻蚀气体20保持在沉积炉管机台10中预定时间，以使刻蚀气体20与自然氧化层322发生化学反应，并产生反应副产物气体；然后，对沉积炉管机台10循环抽真空和注入N2，使残余的刻蚀气体20以及反应副产物气体排出沉积炉管机台10。需要说明的是，预定时间的设定可根据第二自然氧化层322的厚度进行设定，当第二自然氧化层322的厚度较大时，需要较长的预定时间，以使第二自然氧化层322可以尽可能被刻蚀气体10反应，以完全去除第二自然氧化层322或使第二自然氧化层322的厚度小于等于(图2-4，厚度减小的第二自然氧化层标记为322A)。
然后，在沉积炉管机台10内沉积存储节点接触薄膜230于衬底210上方，使存储节点接触薄膜230填充于存储节点接触槽232中并覆盖绝缘结构270，如图2-3和2-4所示。存储节点接触薄膜230的材料可以选用多晶硅，例如非晶硅或结晶硅，沉积存储节点接触薄膜230的方式可以是LPCVD或ALD或原子层Seed沉积结合LPCVD的复合方式或PECVD方式。
优选地，在本实施例中，存储节点接触薄膜230的材料可以选自于原位P掺杂多晶硅，具体地，存储节点接触薄膜230的沉积步骤包括：控制沉积炉管机台10内的压强为0.05Torr至4Torr，并控制沉积炉管机台10内的温度为350℃至625℃；以及以饱和吸附原子层种子的沉积方式沉积原位P掺杂多晶硅，其中，控制掺杂P粒子的浓度为每立方厘米1019个至每立方厘米5×1021个。
接下来，如图2-5和2-6所示，可以以干刻蚀(Dry etch)的方式图形化刻蚀存储节点接触薄膜230，直到露出第四绝缘层274(即要将第五绝缘层275的顶部刻蚀掉)和衬底210，以形成存储节点接触栓塞231；然后，在相邻的存储节点接触栓塞231之间形成过渡层290和介质层280，其中，过渡层290包围介质层280的侧壁和底部。
本实施例中，第二自然氧化层322的去除(或形成厚度减小的第二自然氧化层322A)和存储节点接触薄膜230的沉积在同一个沉积炉管机台10内进行，由于沉积炉管机台10内处于低压低氧状态，去除自然氧化层或减小自然氧化层的厚度后不会再产生新的自然氧化层，从而避免自然氧化层对接触电阻的影响，从而可以实现良好的欧姆接触，并能降低存储节点接触电阻，提高半导体器件的电性能，本实施例的制造方法还可以降低生成工艺的控制难度，利于提高生成效率。
以上实施例中，在形成位线接触薄膜或存储节点接触薄膜的沉积炉管机台中先进行化学气相刻蚀方法去除自然氧化层或减小自然氧化层的厚度，然后在同一沉积炉管机台中沉积位线接触薄膜或存储节点接触薄膜，从而避免自然氧化层对接触电阻的影响，实现良好的欧姆接触，提高电性能。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。