固态摄像元件的制作方法

本实用新型涉及固态摄像元件及其制造方法，尤其涉及一种适用于沿纵向层叠有两个以上半导体衬底的固态摄像元件的有效技术。

背景技术：

已知一种技术是层叠多个在半导体衬底上形成有半导体元件或布线等的晶片，并从由此形成的层叠半导体衬底获得半导体芯片，从而提高半导体芯片的集成度。

非专利文献1中记载了一种技术是通过在SOI衬底的背面形成插塞，并在SOI衬底上的布线层的上表面形成露出的布线，由此，将形成有元件及布线的多个衬底彼此电连接来层叠。

现有技术文献

非专利文献

非专利文献1：“三维集成电路的制造技术”国际质量电子设计研讨会(ISQED)，2002年，33页～37页(Fabrication technologies for three-dimensional integrated circuits.International Symposium on Quality Electronic Design(ISQED),2002,pp.33-37)

技术实现要素：

在通过将形成有受光元件的半导体晶片与其它半导体晶片粘接而形成具有层叠衬底的固态摄像元件的情况下，可考虑到将各个半导体晶片的主面侧彼此接合。然而，若仅是将半导体晶片的主面侧彼此接合的技术，则无法使半导体晶片层叠三个以上。

另外，作为将层叠的半导体晶片彼此电连接的导电性连接部，可考虑到使用从一方半导体晶片内形成到另一方半导体晶片内的Si(硅)贯穿电极(TSV：Through-Silicon Via(硅通孔))。然而，由于TSV的直径较大而难以配置在排列有像素的像素阵列内，所以若通过TSV将半导体晶片彼此电连接，则会产生电流路径变长的问题等。

其它目的和新特征将从本说明书的记述及附图中得以明确。

若对本申请所公开的实施方式中的代表性实施方式的概要进行简单说明，则如下所述。

一实施方式的固态摄像元件具有：第一半导体衬底；第二半导体衬底；覆盖第一半导体衬底的背面的绝缘膜；覆盖第二半导体衬底的主面的层间绝缘膜；贯穿绝缘膜的第一导电性连接部；和埋入层间绝缘膜的上表面的连接孔内的第二导电性连接部，将绝缘膜与层间绝缘膜接合，并将第一导电性连接部与第二导电性连接部接合。

实用新型效果

根据本申请中公开的一个实施方式，能够提高固态摄像元件的性能。

附图说明

图1是表示作为本实用新型的实施方式1的固态摄像元件的剖视图。

图2是构成作为本实用新型的实施方式1的固态摄像元件的像素的等效电路图。

图3是作为本实用新型的实施方式1的固态摄像元件的制造工序中的剖视图。

图4是继图3之后的固态摄像元件的制造工序中的剖视图。

图5是继图4之后的固态摄像元件的制造工序中的剖视图。

图6是继图5之后的固态摄像元件的制造工序中的剖视图。

图7是继图6之后的固态摄像元件的制造工序中的剖视图。

图8是继图7之后的固态摄像元件的制造工序中的剖视图。

图9是继图8之后的固态摄像元件的制造工序中的剖视图。

图10是继图9之后的固态摄像元件的制造工序中的剖视图。

图11是表示作为本实用新型的实施方式1的变形例1的固态摄像元件的剖视图。

图12是作为本实用新型的实施方式1的变形例1的固态摄像元件的制造工序中的剖视图。

图13是继图12之后的固态摄像元件的制造工序中的剖视图。

图14是继图13之后的固态摄像元件的制造工序中的剖视图。

图15是表示作为本实用新型的实施方式1的变形例2的固态摄像元件的剖视图。

图16是作为本实用新型的实施方式1的变形例2的固态摄像元件的制造工序中的剖视图。

图17是继图16之后的固态摄像元件的制造工序中的剖视图。

图18是继图17之后的固态摄像元件的制造工序中的剖视图。

图19是表示作为本实用新型的实施方式1的变形例3的固态摄像元件的剖视图。

图20是作为本实用新型的实施方式1的变形例3的固态摄像元件的制造工序中的剖视图。

图21是继图20之后的固态摄像元件的制造工序中的剖视图。

图22是表示作为本实用新型的实施方式1的变形例4的固态摄像元件的剖视图。

图23是构成作为本实用新型的实施方式1的变形例4的固态摄像元件的像素的等效电路图。

图24是表示作为本实用新型的实施方式1的变形例5的固态摄像元件的剖视图。

图25是表示作为本实用新型的实施方式1的变形例6的固态摄像元件的剖视图。

图26是作为本实用新型的实施方式1的变形例6的固态摄像元件的制造工序中的剖视图。

图27是表示作为本实用新型的实施方式2的固态摄像元件的剖视图。

图28是表示作为本实用新型的实施方式2的变形例的固态摄像元件的剖视图。

图29是表示作为本实用新型的实施方式3的固态摄像元件的剖视图。

图30是表示作为本实用新型的实施方式3的变形例1的固态摄像元件的剖视图。

图31是表示作为本实用新型的实施方式3的变形例2的固态摄像元件的剖视图。

图32是表示作为比较例的固态摄像元件的剖视图。

具体实施方式

在以下实施方式中，为了方便说明而在必要时分割成多段或实施方式来进行说明，但除了特别明示的情况之外，它们并非彼此无关的，而是处于一方为另一方的一部分或全部的变形例、详细内容、补充说明等的关系中。另外，在以下实施方式中，当提及要素的数量等(包括个数、数值、量、范围等)时，除了特别明示的情况以及原理上明确限定为特定的数量的情况等之外，并不限定于所提及的数量，也可以是所提及的数量以上或以下。

进一步地，在以下实施方式中，除了特别明示的情况以及原理上明显必须的情况等之外，其构成要素(也包括要素步骤等)当然也并不一定是必须的。同样地，在以下实施方式中，当提及构成要素等的形状、位置关系等时，除了特别明示的情况以及原理上明显并非如此的情况等之外，实质上也包括与该形状等近似或类似的情况等。这点对于上述数值及范围也是一样的。

以下，基于附图对实施方式进行具体说明。需要说明的是，在用于说明实施方式的所有附图中，对具有同一功能的部件标记同一附图标记，并省略其重复说明。另外，在以下实施方式中，除了特别必要时以外，原则上不重复对同一或相同的部分进行说明。

(实施方式1)

本实施方式的固态摄像元件将具备作为各像素的受光元件(光电转换部、光电转换元件)的光电二极管的半导体衬底和形成于各像素的外围晶体管，形成在层叠于该半导体衬底上的其它半导体衬底上。另外，本实施方式的固态摄像元件将在一方半导体衬底的主面侧露出的绝缘膜及插塞与在另一方半导体衬底的背面侧的面上露出的绝缘膜及插塞接合。

＜固态摄像元件的结构及像素的动作＞

以下，使用图1及图2对本实施方式1的固态摄像元件的结构和构成固态摄像元件的像素的动作进行说明。图1是表示本实施方式的固态摄像元件的剖视图。图2是表示本实施方式的固态摄像元件的等效电路图。在图2中，示出了一个像素内的包含一个受光元件和该受光元件的外围晶体管在内的等效电路图。在图1中，从左侧起依次示出了像素区域PER及外围电路区域CR，并在像素区域PER内仅示出了两个像素PE。

在此作为像素的一例，假设在CMOS图像传感器中被用作像素实现电路的4晶体管型的像素来进行说明，但并不限于此。即，各像素具有受光元件，在具备一个受光元件即光电二极管的一个像素内，配置有传输晶体管和作为外围晶体管的三个晶体管。在此，外围晶体管指的分别是复位晶体管、放大晶体管及选择晶体管。

本实施方式的固态摄像元件是CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)图像传感器。作为半导体芯片的固态摄像元件具有图1所示的像素区域(像素阵列区域)PER、和在俯视时包围像素区域PER的周围的外围电路区域CR。在像素区域PER内以俯视时呈矩阵状的方式配置有多个像素PE。也就是说，在构成固态摄像元件的半导体衬底SB1的主面(上表面)上，多个像素PE在沿着构成固态摄像元件的半导体衬底SB1的主面的X方向及Y方向上呈阵列状排列。X方向与Y方向正交。

在俯视时，各像素PE的面积大部分由受光部(受光元件)即光电二极管PD1占据。像素区域PER、像素PE及光电二极管PD1在俯视时具有矩形的形状。外围电路区域CR例如具备像素读取电路、输出电路、行选择电路及控制电路等。

多个像素PE分别是生成与被照射的光的强度相应的信号的部分。行选择电路以行为单位选择多个像素PE。由行选择电路选择出的像素PE将所生成的信号向输出线输出。读取电路读取从像素PE输出的信号并将其向输出电路输出。读取电路读取多个像素PE的信号。输出电路将读取电路所读取的像素PE的信号向固态摄像元件的外部输出。控制电路统一管理固态摄像元件整体的动作，并控制固态摄像元件的其它构成要素的动作。

在本实施方式中，一个像素PE具有形成在沿纵向层叠的第一半导体衬底及第二半导体衬底中的第一半导体衬底上的光电二极管PD1，并在第二半导体衬底上具有在各像素PE内与光电二极管PD1连接的外围晶体管。

接着，图2示出形成于一个像素的包含受光元件(光电转换部、光电二极管)的电路。也就是说，多个像素分别具有图2所示的电路。

如图2所示，像素具有进行光电转换的光电二极管PD1、和传输由光电二极管产生的电荷的传输晶体管TX。另外，像素具有积累从传输晶体管TX传输的电荷的浮置扩散电容部(浮置扩散区域)FD、和将浮置扩散电容部FD的电位放大的放大晶体管AMI。像素还具备：选择是否将由放大晶体管AMI放大后的电位向与读取电路(未图示)连接的输出线OL输出的选择晶体管SEL、和将光电二极管PD1的阴极及浮置扩散电容部FD的电位初始化为规定电位的复位晶体管RST。

传输晶体管TX、复位晶体管RST、放大晶体管AMI及选择晶体管SEL例如分别为n型MOSFET。对光电二极管PD1的阳极施加负侧电源电位Vss即接地电位，光电二极管PD1的阴极与传输晶体管TX的源极连接。浮置扩散电容部FD与传输晶体管TX的漏极、复位晶体管RST的源极、和放大晶体管AMI的栅极连接。对复位晶体管RST的漏极和放大晶体管AMI的漏极施加正侧电源电位Vdd。放大晶体管AMI的源极与选择晶体管SEL的漏极连接。选择晶体管SEL的源极与输出线OL连接。

接着，对像素的动作进行说明。首先，对传输晶体管TX及复位晶体管RST的栅电极施加规定电位，传输晶体管TX及复位晶体管RST均变成导通状态。于是，残存于光电二极管PD1内的电荷及积累在浮置扩散电容部FD内的电荷向着正侧电源电位Vdd流动，光电二极管PD1及浮置扩散电容部FD的电荷被初始化。之后，复位晶体管RST变成关闭状态。

接着，将入射光向光电二极管PD1的PN结照射，并在光电二极管PD1内发生光电转换。其结果是，在光电二极管PD1内产生电荷。该电荷由传输晶体管TX全部传输至浮置扩散电容部FD。浮置扩散电容部FD将所传输来的电荷积累。由此，浮置扩散电容部FD的电位发生变化。

接着，当选择晶体管SEL变成导通状态时，变化后的浮置扩散电容部FD的电位由放大晶体管AMI放大，且之后向输出线OL输出。然后，读取电路读取输出线OL的电位。由此，能够从形成于像素阵列部的多个像素分别读取电荷信息，获得由摄像元件拍摄的图像。

接着，使用图1对本实施方式的固态摄像元件的剖面结构进行具体说明。在本申请中，有时将由半导体构成的衬底和形成在该衬底上的外延层(外延生长层、半导体层)统称为半导体衬底。但是，在从将衬底与外延层层叠而形成的半导体衬底中除去了衬底的情况下，也将剩下的外延层称为半导体衬底。

上述光电二极管形成在包含外延层在内的半导体衬底的上表面，构成上述各种电路的场效应晶体管的源极/漏极区域及沟道形成在包含外延层在内的半导体衬底的主面。

另外，在此对准备了具备第一主面及第一主面的相反侧的第一背面的第一半导体衬底、和具备第二主面及第二主面的相反侧的第二背面的第二半导体衬底，并将第二半导体衬底的第二主面侧与第一半导体衬底的第一背面侧接合形成的固态摄像元件进行说明。

此外，这里说的半导体衬底的主面是指半导体衬底的面中的形成光电二极管及晶体管等半导体元件的一侧的面，在此，将该主面的相反侧的面称为半导体衬底的背面。另外，这里说的半导体衬底的主面侧的面是指，在半导体衬底的主面上形成有包含层间绝缘膜的布线层的情况下，该布线层的面中的与半导体衬底的主面侧为相反侧的面、即该布线层的最上面。另外，这里说的半导体衬底的背面侧的面是指，在形成有覆盖半导体衬底的背面的绝缘膜的情况下，该绝缘膜的面中的与半导体衬底的背面侧为相反侧的面、即该绝缘膜的最下面。

图1示出包含像素区域PER及外围电路区域CR的固态摄像元件的剖面。如图1所示，固态摄像元件具有作为第一半导体衬底的p^-型半导体衬底SB1、和作为第二半导体衬底的p^-型半导体衬底SB2。半导体衬底SB1由外延层EP1构成，半导体衬底SB2由用Si(硅)构成的衬底S2(参照图3)和其上的外延层EP2(参照图3)构成。在图1所示的固态摄像元件中，半导体衬底SB1意味着外延层EP1，半导体衬底SB2意味着衬底S2和其上的外延层EP2。此外，图中将衬底S2及外延层EP2统一作为半导体衬底SB2示出。

半导体衬底SB1具备第一主面及第一主面的相反侧的第一背面，半导体衬底SB2具备第二主面及第二主面的相反侧的第二背面。半导体衬底SB1由外延生长层(半导体层)构成，例如由Si(硅)层构成。

半导体衬底SB1的第一背面由与第一背面相接的绝缘膜IF1覆盖。绝缘膜IF1例如由氧化硅膜构成。在像素区域PER内沿横向排列有多个像素PE，图1中示出了其中一个像素PE。这里说的横向是沿着半导体衬底SB1的第一主面或半导体衬底SB2的第二主面的方向(水平方向)。在像素区域PER及外围电路区域CR内，在第一半导体衬底SB1的上表面(第一主面)形成有将元件彼此隔离的元件隔离区域(元件隔离部、元件隔离膜)EI1。元件隔离区域EI1由埋入形成于半导体衬底SB1的上表面的槽内的氧化硅膜等绝缘膜构成。

元件隔离区域EI1贯穿半导体衬底SB1。也就是说，元件隔离区域EI1从半导体衬底SB1的上表面(第一主面)形成到下表面(第一背面)，元件隔离区域EI1的下表面与绝缘膜IF1相接。另外，元件隔离区域EI1的上表面与后述的层间绝缘膜IL1的下表面相接。元件隔离区域EI1的上表面的高度(位置)与半导体衬底SB1的上表面的高度(位置)大致相同。元件隔离区域EI1具有STI(Shallow Trench Isolation：浅沟槽隔离)结构。

在像素PE内，在从元件隔离区域EI1露出的区域的半导体衬底SB1的上表面(活性区域)上形成有光电二极管PD1。光电二极管PD1具有形成在半导体衬底SB1的上表面的p⁺型半导体区域PR、和与p⁺型半导体区域PR的底面相接且形成在p⁺型半导体区域PR之下的半导体衬底SB1内的n型半导体区域NR。即，光电二极管PD1由p⁺型半导体区域PR及n型半导体区域NR的PN结构成。n型半导体区域NR的n型杂质(例如P(磷)或As(砷))的浓度比半导体衬底SB1的杂质浓度高。

在像素PE内，在形成有光电二极管PD1的活性区域内的半导体衬底SB1的第一主面以与光电二极管PD1分开的方式形成有作为n型半导体区域的浮置扩散电容部FD。浮置扩散电容部FD的深度比n型半导体区域NR的深度浅。另外，在半导体衬底SB1的第一主面中的相邻的浮置扩散电容部FD与n型半导体区域NR之间的该第一主面的正上方，隔着栅极绝缘膜而形成有栅电极GT。栅电极GT、浮置扩散电容部FD及n型半导体区域NR构成传输晶体管TX。n型半导体区域NR构成传输晶体管TX的源极区域，浮置扩散电容部FD构成传输晶体管TX的漏极区域。

在外围电路区域CR内，在半导体衬底SB1的上表面形成有具有沟道区域的晶体管Q1。在此，将晶体管Q1作为n沟道型MISFET(Metal Insulator Semiconductor Field Effect Transistor：金属-绝缘体-半导体场效应晶体管)进行说明，但晶体管Q1也可以是p沟道型MISFET。实际上，在外围电路区域CR内分别形成有n沟道型及p沟道型的晶体管。晶体管Q1在由元件隔离区域EI1规定的活性区域内具有隔着栅极绝缘膜形成在半导体衬底SB1的上表面的栅电极G1。在栅电极G1旁边的半导体衬底SB1的上表面以在俯视时夹着栅电极G1的方式形成有源极/漏极区域SD。晶体管Q1由栅电极G1及源极/漏极区域SD构成。

在外围电路区域CR内，在形成有晶体管Q1的半导体衬底SB1的第一主面形成有作为掺入了p型杂质(例如B(硼))的p型半导体区域的阱W1。阱W1的深度比源极/漏极区域SD深。另外，在外围电路区域CR内形成有多个晶体管Q1和其它种类的半导体元件，这些元件彼此之间由元件隔离区域EI1隔离。元件隔离区域EI1具有与形成于像素PE的元件隔离区域EI1相同的深度。

传输晶体管TX及晶体管Q1各自的栅极绝缘膜例如由氧化硅膜构成，栅电极GT、G1例如由多晶硅膜构成。源极/漏极区域SD由向半导体衬底SB1的上表面掺入了n型杂质(例如P(磷)或As(砷))的n型半导体区域构成。当晶体管Q1动作时，在源极/漏极区域SD之间的半导体衬底SB1的上表面形成沟道。虽省略图示，但源极/漏极区域SD及栅电极G1各自的上表面通过由CoSi(硅化钴)等构成的硅化物层来覆盖。

在半导体衬底SB1上，以覆盖元件隔离区域EI1、光电二极管PD1及晶体管Q1的方式形成有层间绝缘膜IL1。层间绝缘膜IL1由构成从半导体衬底SB1的第一主面侧起依次层叠的接触层及布线层的各层的层间绝缘膜构成。也就是说，层间绝缘膜IL1包括层叠在半导体衬底SB1的第一主面上的多个层间绝缘膜。另外，图中对传输晶体管TX及晶体管Q1各自的栅极绝缘膜与层间绝缘膜IL1成为一体的情况进行了图示。

构成接触层的层间绝缘膜包括由堆叠在半导体衬底SB1上的氮化硅膜构成的衬里膜(蚀刻阻挡膜)、和堆叠在该衬里膜上的氧化硅膜。图中未示出构成层间绝缘膜IL1的各层间绝缘膜彼此的边界。位于这些边界的各层间绝缘膜的上表面均被平坦化。在此，对半导体衬底SB1上的布线层仅为一层的情况进行说明，但布线层也可以层叠两层以上。

第一布线层包含布线M1。布线M1例如主要由Cu(铜)或Al(铝)等构成。在将作为接触层的层间绝缘膜沿纵向、即相对于半导体衬底SB1的第一主面垂直的方向(垂直方向)贯穿的多个接触孔内埋入有接触插塞CP。接触插塞CP例如是主要由W(钨)构成的导电性连接部。接触插塞CP将布线M1与形成在第一半导体衬底的第一主面的半导体元件电连接。在图1中，示出了与浮置扩散电容部FD及源极/漏极区域SD连接的接触插塞CP。层间绝缘膜IL1覆盖着布线M1，且层间绝缘膜IL1的上表面是平坦的。为了防止向光电二极管PD1照射的光被各布线遮蔽，在光电二极管PD1的正上方未形成布线M1。

在像素区域PER及外围电路区域CR内，在布线M1的正下方形成有将构成层间绝缘膜IL1的接触层、元件隔离区域EI1、和绝缘膜IF1贯穿的插塞PG1。插塞PG1由于贯穿元件隔离区域EI1，所以不与半导体衬底SB1相接。换言之，插塞PG1隔着元件隔离区域EI1而与半导体衬底SB1分开。插塞PG1的底面与绝缘膜IF1的底面在大致同一面内被平坦化。插塞PG1是埋入从绝缘膜IF1的底面侧形成的连接孔(凹部、槽)内的导电性连接部，且具有梯形的剖面形状。即，关于横向上的插塞PG1的宽度，与插塞PG1的下表面侧相比插塞PG1的上表面侧较小。

在绝缘膜IF1及插塞PG1之下配置有半导体衬底SB2。半导体衬底SB2与半导体衬底SB1相比纵向的厚度较大。在半导体衬底SB2的第二背面上粘贴有支承衬底SSB。

在像素区域PER及外围电路区域CR内，在第二半导体衬底SB2的上表面(第二主面)上形成有将元件彼此隔离的元件隔离区域EI2。元件隔离区域EI2由埋入形成于半导体衬底SB2的上表面的槽内的氧化硅膜等绝缘膜构成。元件隔离区域EI2到达半导体衬底SB2的中途深度为止。元件隔离区域EI2的上表面的高度与半导体衬底SB2的上表面的高度大致相同。元件隔离区域EI2具有STI结构。

这里说的深度、即例如形成在半导体衬底SB2的第二主面的槽、元件隔离区域或半导体区域等的深度是指，从半导体衬底SB2的第二主面趋向半导体衬底SB2的第二背面的朝下的方向上的、与半导体衬底SB2的第二主面相距的距离。

在各像素PE的半导体衬底SB2的第二主面附近，形成有作为外围晶体管的复位晶体管RST、放大晶体管AMI及选择晶体管SEL(参照图2)。图1中未示出选择晶体管SEL。在由固态摄像元件进行了拍摄的情况下，作为信号而在接收了光的光电二极管PD1内产生电荷，并通过传输晶体管TX将该电荷向与传输晶体管TX的漏极区域连接的浮置扩散电容部FD传输。该信号由放大晶体管及选择晶体管放大并输出至上述输出线。由此，能够读取通过拍摄而得到的信号。此外，复位晶体管用于复位积存在浮置扩散电容部FD的电荷。

在此，对在各像素PE的半导体衬底SB2的第二主面附近形成有复位晶体管RST及放大晶体管AMI等n沟道型MISFET的情况进行说明，但在各像素PE的半导体衬底SB2的第二主面附近也可以形成有p沟道型MISFET。复位晶体管RST具有隔着栅极绝缘膜形成在半导体衬底SB2的上表面上的栅电极GR、和以在俯视时夹着栅电极GR的方式形成在栅电极GR旁边的半导体衬底SB2的上表面的源极/漏极区域SD。另外，放大晶体管AMI具有隔着栅极绝缘膜形成在半导体衬底SB2的上表面上的栅电极GA、和以在俯视时夹着栅电极GA的方式形成在栅电极GA旁边的半导体衬底SB2的上表面的源极/漏极区域SD。选择晶体管具有与复位晶体管RST及放大晶体管AMI相同的结构。

在外围电路区域CR内，在半导体衬底SB2的上表面形成有具有沟道区域的晶体管Q2。在此，将晶体管Q2作为n沟道型MISFET进行说明，但晶体管Q2也可以是p沟道型MISFET。实际上，在外围电路区域CR内分别形成有n沟道型及p沟道型的晶体管。晶体管Q2在由元件隔离区域EI2规定的活性区域内具有经由栅极绝缘膜形成在半导体衬底SB2的上表面上的栅电极G2。在栅电极G2旁边的半导体衬底SB2的上表面以在俯视时夹着栅电极G2的方式形成有源极/漏极区域SD。晶体管Q2由栅电极G2及源极/漏极区域SD构成。

在像素区域PER及外围电路区域CR内，在形成有复位晶体管RST、放大晶体管AMI、选择晶体管(未图示)及晶体管Q2的半导体衬底SB2的第二主面形成有作为掺入了p型杂质(例如B(硼))的p型半导体区域的阱W2。阱W2的深度比源极/漏极区域SD及元件隔离区域EI2深。另外，阱W2的底面并未到达半导体衬底SB2的第二背面。此外，虽未图示，但在分别形成有复位晶体管RST及放大晶体管AMI的活性区域内的半导体衬底SB2的第二主面也形成有与阱W2同样地作为p型半导体区域的阱。

在像素区域PER及外围电路区域CR内，复位晶体管RST、放大晶体管AMI及晶体管Q2各自的栅极绝缘膜例如由氧化硅膜构成，栅电极GR、GA、G2例如由多晶硅膜构成。源极/漏极区域SD由向半导体衬底SB2的上表面掺入了n型杂质(例如P(磷)或As(砷))的n型半导体区域构成。当晶体管Q2动作时，在源极/漏极区域SD之间的半导体衬底SB2的上表面形成沟道。

在半导体衬底SB2上，以覆盖元件隔离区域EI2、复位晶体管RST、放大晶体管AMI、选择晶体管(未图示)及晶体管Q2的方式形成有层间绝缘膜IL2。层间绝缘膜IL2由分别构成从半导体衬底SB2的第二主面侧起依次层叠的接触层及多个布线层的层间绝缘膜构成。也就是说，层间绝缘膜IL2包括层叠在半导体衬底SB2的第二主面上的多个层间绝缘膜。另外，图中对外围晶体管及晶体管Q2各自的栅极绝缘膜与层间绝缘膜IL2成为一体的情况进行了图示。

构成接触层的层间绝缘膜包括由堆叠在半导体衬底SB2上的氮化硅膜构成的衬里膜(蚀刻阻挡膜)、和堆叠在该衬里膜上的氧化硅膜。图中未示出构成层间绝缘膜IL2的各层间绝缘膜彼此的边界。多个布线层例如包括从半导体衬底SB2的第二主面侧起依次层叠的第一布线层、第二布线层及第三布线层。层叠的布线层的数量既可以比三层多也可以比三层少。

第一布线层包含布线M1，第二布线层包含配置在布线M1上的布线M2，第三布线层包含配置在布线M2上的布线M3。布线M1～M3例如主要由Cu(铜)或Al(铝)等构成。在将作为接触层的层间绝缘膜沿纵向贯穿的多个接触孔内埋入有接触插塞CP。接触插塞CP例如主要由W(钨)构成。接触插塞CP将布线M1与形成在半导体衬底SB2的第二主面的半导体元件电连接。此外，复位晶体管RST及放大晶体管AMI彼此共用源极/漏极区域SD中的一方。

在图1中，示出了与源极/漏极区域SD连接的接触插塞CP。布线M1与布线M2通过贯穿布线M1与布线M2之间的层间绝缘膜IL2的连接柱而彼此电连接。布线M2与布线M3通过贯穿布线M2与布线M3之间的层间绝缘膜IL2的连接柱而彼此电连接。另外，在布线M3上形成有与布线M3的上表面连接的连接柱。上述多个连接柱例如分别主要由Cu(铜)构成。层间绝缘膜IL2覆盖着布线M1～M3，且层间绝缘膜IL2的上表面是平坦的。

在像素区域PER及外围电路区域CR内，在层间绝缘膜IL2的上表面形成有多个连接孔(凹部、槽)。在该连接孔内埋入有插塞PG2。插塞PG2形成在与布线M3的上表面连接的连接柱的正上方，该连接柱的上表面在该连接孔的底部从层间绝缘膜IL2露出。在连接孔的底部，插塞PG2的下表面与该连接柱的上表面连接。插塞PG2是埋入从层间绝缘膜IL2的上表面侧形成的连接孔(凹部、槽)内的导电性连接部，且具有倒梯形的剖面形状。即，关于插塞PG2的横向上的宽度，与插塞PG2的下表面侧相比插塞PG2的上表面侧较大。

虽未图示，但在层间绝缘膜IL1的上表面上也可以形成有作为表面保护膜的钝化膜PF、和钝化膜PF上的微透镜ML。钝化膜例如由氧化硅膜和配置在该氧化硅膜上的氮化硅膜形成。微透镜ML由上表面为曲面的半球状的膜构成，并在各像素PE内分别形成有一个。微透镜ML形成在光电二极管PD1的正上方。

本实施方式的固态摄像元件具有使形成在半导体衬底SB1的第一背面侧的绝缘膜IF1及插塞PG1各自的下表面与形成在半导体衬底SB2的第二主面侧的层间绝缘膜IL2及插塞PG2各自的上表面接合后的结构。即，绝缘膜IF1的下表面与层间绝缘膜IL2的上表面接合，插塞PG1的下表面与插塞PG2的上表面接合。

换言之，绝缘膜IF1的面中的与第一背面侧的面为相反侧的面(下表面)与层间绝缘膜IL2的面中的与第二背面侧的面为相反侧的面(上表面)彼此接合。另外，插塞PG1的面中的与第一背面侧的面为相反侧的面(下表面)与插塞PG2的面中的与第二背面侧的面为相反侧的面(上表面)彼此接合。也就是说，绝缘膜IF1与层间绝缘膜IL2在相对于半导体衬底SB1、SB2各自的主面垂直的方向上接合，插塞PG1、PG2彼此在相对于半导体衬底SB1、SB2各自的主面垂直的方向上接合。

因此，形成在半导体衬底SB1的第一主面附近的半导体元件与形成在半导体衬底SB2的第二主面附近的半导体元件经由插塞PG1、PG2而电连接。即，插塞PG1、PG2分别被作为接合焊盘来使用。插塞PG1、PG2形成在俯视时彼此重叠的位置上。

例如，作为构成传输晶体管TX的漏极区域的浮置扩散电容部FD经由形成在半导体衬底SB1上的接触插塞CP及布线M1、插塞PG1、PG2、和形成在层间绝缘膜IL2内的布线M1～M3、连接柱及接触插塞CP而与复位晶体管RST的源极区域及栅电极GA电连接。此外，与栅电极GA连接的接触插塞CP形成在未图示的区域内。

由此，通过将半导体衬底SB1的第一背面侧的插塞PG1与半导体衬底SB2的第二主面侧的PG2彼此连接，能够将层叠的半导体衬底SB1、SB2之间电连接。如图1所示，在各像素PE内也能将半导体衬底SB1、SB2之间电连接。

在拍摄时，照射到摄像元件的光依次透过微透镜ML、各布线层而到达光电二极管PD1。通过向光电二极管PD1的PN结照射入射光，在光电二极管PD1及光电二极管PD1之下的半导体衬底SB1中发生光电转换。其结果是产生电子，且该电子作为电荷积存在光电二极管PD1的n型半导体区域NR内。由此，光电二极管PD1是在其内部生成与入射光的光量相应的信号电荷的受光元件、即光电转换元件。

此外，n型半导体区域NR与半导体衬底SB1之间的PN结也构成了光电二极管PD1。在此，对在半导体衬底SB1的第一主面及半导体衬底SB2的第二主面形成高浓度的p⁺型半导体区域PR的情况进行了说明，但光电二极管PD1也可以不具有p⁺型半导体区域PR。也就是说，光电二极管PD1也可以仅由n型半导体区域NR及半导体衬底SB1构成。

＜固态摄像元件的制造方法＞

以下，使用图3～图10对本实施方式的固态摄像元件的制造方法进行说明。图3～图10是本实施方式的固态摄像元件的制造工序中的剖视图。在图3～图10的各图中，从左起依次示出了像素区域PER及外围电路区域CR。图1中示出了在像素区域PER内排列有两个像素PE的范围，但在图3～图8的像素区域PER内仅示出一个像素的形成区域。另外，在图10中的外围电路区域CR的右侧示出了焊盘区域PDR。

在本实施方式的固态摄像元件的制造工序中，例如在用图5说明的工序中将第一半导体晶片的上下的朝向颠倒。也就是说，颠倒后的半导体晶片的背面朝向上方向，主面朝向下方向。在此，若半导体晶片的主面朝上，则将该半导体晶片的主面侧的方向称为上方向，并将该半导体晶片的背面侧的方向称为下方向。反之，若半导体晶片的背面朝上，则将该半导体晶片的背面侧的方向称为上方向，并将该半导体晶片的主面侧的方向称为下方向。

在固态摄像元件的制造工序中，首先，如图3所示，分别准备例如由单晶硅(Si)构成的p型半导体衬底(半导体晶片)SB1及SB2。半导体衬底SB1具有在之后的工序中供光电二极管及晶体管等半导体元件形成的第一主面、和其相反侧的第一背面。半导体衬底SB2具有在之后的工序中供晶体管等半导体元件形成的第二主面、和其相反侧的第二背面。

半导体衬底SB1具备由单晶硅构成的衬底S1、和通过外延生长法形成在衬底S1上的外延层EP1，且具有层叠结构。半导体衬底SB2具备由单晶硅构成的衬底S2、和通过外延生长法形成在衬底S2上的外延层EP2，且具有层叠结构。

在此，将通过切割而被切削之前的半导体衬底称为半导体晶片。另外，将包括半导体衬底和在制造工序中形成于半导体衬底上的元件及布线层等在内称为半导体晶片。半导体衬底SB1为第一半导体晶片，半导体衬底SB2为第二半导体晶片。

此外，半导体衬底SB1、SB2分别为单独的半导体晶片，在此，对在相同定时分别进行针对半导体衬底SB1、SB2进行的相同的工序的情况进行说明。然而，也可以无需分别针对半导体衬底SB1、SB2以同时进展的方式进行处理，例如可以在对半导体衬底SB1进行了用图3～图8说明的工序之后对半导体衬底SB2进行用图3～图8说明的工序。即，直到将第一半导体晶片与第二半导体晶片接合的工序(参照图9)之前为止，也可以针对第一半导体晶片及第二半导体晶片中的某一方优先进行元件的形成、布线层的形成、背面的研磨、以及覆盖背面的绝缘膜的形成等工序。

另外，在图3中区分地示出了外延层及其之下的衬底，但在其它图中，将构成外延层及其之下的衬底的层叠衬底或仅构成外延层的衬底作为一个半导体衬底来示出。

接着，如图4所示，在半导体衬底SB1的第一主面形成多个槽。这些槽能够通过将由形成在半导体衬底SB1上的绝缘膜构成的图形作为掩模(硬掩模)使用并进行蚀刻而形成。针对半导体衬底SB2的第二主面，也同样形成多个槽。

接着，在向在上述工序中形成的槽内例如使用CVD(Chemical Vapor Deposition：化学气相沉积)法埋入绝缘膜之后，使用CMP(Chemical Mechanical Polishing：化学机械研磨)法将半导体衬底SB1的第一主面及半导体衬底SB2的第二主面各自之上的该绝缘膜除去。由此，通过残留在该浅槽内的该绝缘膜而在半导体衬底SB1的第一主面的槽内形成元件隔离区域EI1，并在半导体衬底SB2的第二主面的槽内形成元件隔离区域EI2。在此，以STI(Shallow Trench Isolation：浅沟槽隔离)法形成了元件隔离区域EI1、EI2。元件隔离区域EI1、EI2例如由氧化硅膜构成。元件隔离区域EI1、EI2到达外延层EP1、EP2(参照图3)各自的中途深度而形成，并不贯穿外延层EP1、EP2。

接着，使用光刻技术及离子注入法在半导体衬底SB1的外围电路区域CR的第一主面形成p型阱W1，并在半导体衬底SB2的像素区域PER及外围电路区域CR的第二主面形成p型阱W2。在该离子注入中打入p型杂质(例如B(硼))。此外，在本实施方式中对在外围电路区域CR内形成n沟道型晶体管的情况进行说明，但在外围电路区域CR的未图示的区域内也形成p沟道型晶体管。在形成p沟道型晶体管的部位，将在形成n沟道型晶体管时形成于半导体衬底SB1、SB2上的杂质区域的导电类型设为不同的导电类型。

接着，使用光刻技术及离子注入法在半导体衬底SB1的像素区域PER的主面形成光电二极管PD1。在此，通过例如以离子注入法向半导体衬底SB1的像素区域PER的上表面注入n型杂质(例如P(磷)或As(砷))而形成n型半导体区域NR，并通过例如以离子注入法向半导体衬底SB1的像素区域PER的上表面注入p型杂质(例如B(硼))而形成p⁺型半导体区域PR。p⁺型半导体区域PR的深度比n型半导体区域NR浅。n型半导体区域NR的深度比元件隔离区域EI1浅。光电二极管PD1主要由n型半导体区域NR构成，在此，由p⁺型半导体区域PR、和n型半导体区域NR周围的半导体衬底SB1即p型半导体区域构成。即，光电二极管PD1由n型半导体区域及p型半导体区域的PN结构成。

在半导体衬底SB1的像素区域PER内，以在俯视时排列的方式形成有多个光电二极管PD1，各光电二极管PD1形成在由元件隔离区域EI1规定的活性区域内。在此，在半导体衬底SB1的第一主面形成有多个光电二极管PD1的区域分别成为一个像素PE。换言之，一个像素PE具有一个光电二极管PD1。

接着，在半导体衬底SB1上形成传输晶体管TX、晶体管Q1、和分别覆盖传输晶体管TX、晶体管Q1及光电二极管PD1的布线层。本实施方式的固态摄像元件的制造方法的主要特征由于并不在于晶体管及布线层的形成工序，所以在此省略该形成工序的具体说明。作为n沟道型MISFET的传输晶体管TX形成在像素区域PER内，作为n沟道型MISFET的晶体管Q1形成在外围电路区域CR内。n型半导体区域NR构成传输晶体管TX的源极区域。

传输晶体管TX具有形成在半导体衬底SB1的第一主面的浮置扩散电容部FD以及该第一主面上的栅电极GT，晶体管Q1具有形成在半导体衬底SB1的第一主面的源极/漏极区域SD以及该第一主面上的栅电极G1。形成有晶体管Q1的活性区域由元件隔离区域EI1规定。布线层包含层间绝缘膜IL1、和层间绝缘膜IL1内的接触插塞CP及布线M1。

另外，在像素区域PER内，在半导体衬底SB2的第二主面附近形成各像素的外围晶体管、即复位晶体管RST、放大晶体管AMI及选择晶体管(未图示)。另外，在外围电路区域CR内，在半导体衬底SB2的第二主面附近形成晶体管Q2。

之后，形成由分别覆盖复位晶体管RST、放大晶体管AMI、选择晶体管(未图示)及晶体管Q2的多个布线层构成的层叠布线层。半导体衬底SB2上的复位晶体管RST具有形成在半导体衬底SB2的第二主面的源极/漏极区域SD以及该第二主面上的栅电极GR。放大晶体管AMI具有形成在半导体衬底SB2的第二主面的源极/漏极区域SD以及该第二主面上的栅电极GA。选择晶体管具有与放大晶体管AMI相同的结构。晶体管Q2具有形成在半导体衬底SB2的第二主面的源极/漏极区域SD以及该第二主面上的栅电极G2。形成有各晶体管的活性区域由元件隔离区域EI2规定。层叠布线层包含层间绝缘膜IL2、和层间绝缘膜IL2内的接触插塞CP、布线M1、M2、M3及连接柱。

层间绝缘膜IL1内的布线M1与光电二极管PD1、传输晶体管TX及晶体管Q1等元件经由接触插塞CP电连接。层间绝缘膜IL2内的布线M1与外围晶体管及晶体管Q2等元件经由接触插塞CP电连接。层间绝缘膜IL2内的布线M1、M2及M3经由连接柱而彼此电连接。半导体衬底SB1上的布线层的上表面由层间绝缘膜IL1构成，半导体衬底SB2上的层叠布线层的上表面由层间绝缘膜IL2构成。在层间绝缘膜IL2内的布线M3的正上方形成有与布线M3连接的连接柱，该连接柱的上表面由构成层间绝缘膜IL2上部的绝缘膜覆盖。

接着，在层间绝缘膜IL2的上表面形成多个连接孔(凹部、槽)，并例如通过所谓的金属镶嵌法来形成埋入这些连接孔内的插塞(导电性连接部)PG2。插塞PG2例如主要由Cu(铜)构成。该连接孔例如能够通过光刻技术及蚀刻法来形成。插塞PG2例如能够通过以下方式形成：在该连接孔上依次层叠了含有Ta(钽)等的阻挡导体膜及由Cu(铜)构成的籽晶膜之后，通过镀敷法来形成作为主导体膜的铜膜，并在由此而完全埋入连接孔内之后，例如通过CMP法将层间绝缘膜IL2的上表面上的金属膜除去。插塞PG2的底面与和布线M3的上表面连接的连接柱的上表面连接。在此，在像素区域PER及外围电路区域CR内分别形成插塞PG2。通过基于上述CMP法的金属膜的研磨工序，将插塞PG2的上表面与层间绝缘膜IL2的上表面在大致同一面内平坦化。

接着，如图5所示，在第一半导体晶片的主面侧、即层间绝缘膜IL1的上表面上粘贴支承衬底SSA。支承衬底SSA具有防止包含支承衬底SSA上的布线层及半导体衬底SB1在内的结构变形等的作用。同样地，在第二半导体晶片的背面、即半导体衬底SB2的第二背面上粘贴支承衬底SSB。支承衬底SSA、SSB例如分别由Si(硅)衬底构成。接着，将半导体衬底SB1、即第一半导体晶片的上下颠倒。也就是说，使半导体衬底SB1的第一背面朝上。此外，在半导体衬底SB2为了保持半导体晶片的强度而具有足够的厚度的情况下，也可以不在半导体衬底SB2上粘贴支承衬底SSB。

接着，如图6所示，例如用CMP法研磨(磨削)半导体衬底SB1的第一背面。由此，通过使第一背面后退而使元件隔离区域EI1露出。通过该工序将衬底S1(参照图3)全部除去。作为半导体衬底SB1的第一背面的外延层EP1的背面后退至元件隔离区域EI1的上表面，作为半导体衬底SB2的第二背面的外延层EP2的背面后退至元件隔离区域EI1的上表面。在此，n型半导体区域NR在第一背面上并不露出。通过该研磨工序，半导体衬底SB1及元件隔离区域EI1各自的膜厚例如变成150～350nm左右。此外，也可以根据需要而通过CMP法等研磨半导体衬底SB2的第二背面以使其后退。

接着，如图7所示，例如用等离子体CVD法形成(堆叠)覆盖第一半导体晶片的背面即半导体衬底SB1的第一背面的绝缘膜(氧化绝缘膜)IF1。绝缘膜IF1与元件隔离区域EI1的上表面相接并覆盖元件隔离区域EI1的该上表面。绝缘膜IF1例如由氧化硅膜构成。

作为绝缘膜IF1的形成方法例如可以考虑使用热氧化法，但在使用了热氧化法的情况下，由于已形成的布线M1等会承受热负荷，所以在此使用半导体衬底SB1的温度上升小的成膜方法即等离子体CVD法来形成绝缘膜IF1。

接着，如图8所示，使用光刻技术及蚀刻法在第一半导体晶片的背面形成多个比较深的连接孔(凹部、槽)。即，形成从绝缘膜IF1的上表面贯穿半导体衬底SB1而到达布线M1的上表面的连接孔。该连接孔贯穿了绝缘膜IF1、元件隔离区域EI1、和构成层间绝缘膜IL1的接触层。由于在该连接孔与半导体衬底SB1之间介有元件隔离区域EI1，所以半导体衬底SB1并不在连接孔内露出。在连接孔的底面上露出了布线M1的上表面。

接着，例如通过所谓的金属镶嵌法来形成埋入上述多个连接孔各自的内部的插塞(导电性连接部)PG1。插塞PG1例如主要由Cu(铜)构成。插塞PG1例如能够通过以下方式形成：在该连接孔上依次层叠了含有Ta(钽)等的阻挡导体膜及由Cu(铜)构成的籽晶膜之后，通过镀敷法来形成作为主导体膜的铜膜，并在由此而完全埋入连接孔内之后，例如通过CMP法将绝缘膜IF1的上表面上的金属膜除去。插塞PG1的底面与布线M1的上表面连接。在此，在像素区域PER及外围电路区域CR内分别形成插塞PG1。通过基于上述CMP法的金属膜的研磨工序，将插塞PG1的上表面与绝缘膜IF1的上表面在大致同一面内平坦化。

此外，在此将插塞PG1与布线M1进行了连接，但在半导体衬底SB1之下层叠有多个布线层的情况下，也可以在高度与布线M1不同的布线上连接插塞PG1。

接着，如图9所示，将第一半导体晶片的背面与第二半导体晶片的主面接合。也就是说，将图8所示的绝缘膜IF1的上表面与图8所示的层间绝缘膜IL2的上表面粘接并接合。这时，通过将第一半导体晶片的上下再次颠倒，使半导体衬底SB1的第一主面朝向上方向。由此，在半导体衬底SB1的第一背面与半导体衬底SB2的第二主面相对的状态下形成由第一半导体晶片及第二半导体晶片构成的层叠晶片。

在此，在将第一半导体晶片的背面上露出的绝缘膜IF1与第二半导体晶片的主面上露出的层间绝缘膜IL2粘接之后，通过以400℃进行热处理来提高接合强度。当进行热处理时，会发生从绝缘膜IF1及层间绝缘膜IL2各自的表面除去水分的脱离反应。由此，在例如由SiO(氧化硅)构成的绝缘膜IF1及层间绝缘膜IL2彼此之间的边界处，绝缘膜IF1与层间绝缘膜IL2共享氧原子。因此，由于绝缘膜IF1与层间绝缘膜IL2在它们之间的界面处共价结合，所以第一半导体晶片与第二半导体晶片牢固地接合。

另外，在该接合工序中，由氧化硅膜构成的绝缘膜IF1及层间绝缘膜IL2彼此接合，主要由Cu(铜)构成的插塞PG1、PG2分别在它们彼此之间接合。也就是说，图8所示的插塞PG1的上表面与插塞PG2的上表面彼此接合。由此，在本实施方式的半导体晶片彼此的接合工序中进行氧化硅膜与Cu插塞均接合的混合接合。

接着，通过将支承衬底SSA从层间绝缘膜IL1的上表面剥离而将其除去。

接着，如图10所示，在焊盘区域PDR的层间绝缘膜IL1上形成焊盘PD，并继而形成覆盖层间绝缘膜IL1的上表面及焊盘PD的钝化膜PF。在焊盘区域PDR的层间绝缘膜IL1内，在用图4说明的工序中形成有布线M1。焊盘区域PDR是在层间绝缘膜IL1上形成接合焊盘等的区域。图中分开地示出了外围电路区域CR和焊盘区域PDR，但也可以认为焊盘区域PDR是外围电路区域CR内的一部分。

在此，在焊盘区域PDR内形成了贯穿布线M1上的层间绝缘膜IL1的连接柱之后，在焊盘区域PDR内形成与该连接柱的上表面连接的焊盘PD。焊盘PD是由形成在层间绝缘膜IL1上的导体膜构成的图形。焊盘PD通过使用光刻技术及蚀刻法来加工例如由溅射法形成在层间绝缘膜IL1上的金属膜(例如Al(铝)膜)而形成。

一部分焊盘PD的底面经由该连接柱而与形成于第一半导体晶片的布线M1及元件电连接。另外，一部分焊盘PD的底面经由该连接柱、布线M1、插塞PG1及PG2而与形成于第二半导体晶片的布线M1及元件电连接。

钝化膜PF能够通过在层间绝缘膜IL1上及焊盘PD上例如由CVD法依次层叠氧化硅膜及氮化硅膜而形成。钝化膜PF还作为反射防止膜而发挥功能。也就是说，钝化膜PF具有防止从半导体衬底SB1的第一主面侧入射至光电二极管PD1的光在层间绝缘膜IL1上反射的作用。接着，使用光刻技术及蚀刻法将钝化膜PF的一部分除去，由此使焊盘PD的上表面的一部分露出。此外，在该工序中将钝化膜PF开口的部位并未在图中示出。所露出的焊盘PD例如被作为使接合导线粘结的对象即接合焊盘来使用。

之后，虽省略图示，但也可以在各像素PE的钝化膜PF的正上方形成微透镜。微透镜例如通过以下方式形成：在将形成于钝化膜PF上的绝缘膜加工成在俯视时为圆形的图形之后，例如通过加热该绝缘膜而使由该膜的上表面及侧面构成的表面变圆，由此将该膜加工成透镜状。

之后，通过切割将由第一半导体晶片及第二半导体晶片构成的层叠晶片进行切削而使其单片化，由此得到作为各个半导体芯片的固态摄像元件。通过以上的工序，大致完成了包含半导体衬底SB1、SB2的本实施方式的固态摄像元件。

此外，虽未图示，但在用图10说明的工序中，也可以在形成焊盘PD的工序之前，在焊盘区域PDR内形成贯穿层间绝缘膜IL1、半导体衬底SB1及绝缘膜IF1并到达层间绝缘膜IL2的中途深度为止的Si(硅)贯穿电极(贯穿连接柱、上下芯片导电连接部、TSV：Through Silicon Via(硅通孔))。

在形成Si贯穿电极时，使用光刻技术及干式蚀刻法来形成贯穿层间绝缘膜IL1、半导体衬底SB1及绝缘膜IF1并到达层间绝缘膜IL2的中途深度为止的贯穿孔(连接孔)。由此，在该贯穿孔的底部使层间绝缘膜IL2内的布线M3的上表面露出。之后，在通过CVD法等将例如由氧化硅膜构成的绝缘膜堆叠到层间绝缘膜IL1上之后，通过进行干式蚀刻而将层间绝缘膜IL1的上表面上的该绝缘膜和覆盖贯穿孔的底面的该绝缘膜除去。由此，仅在贯穿孔的侧面保留该绝缘膜，并在贯穿孔的底部使层间绝缘膜IL2内的布线M3的上表面露出。

接着，在以覆盖贯穿孔的侧面及底面的方式形成了例如含有Ta(钽)的阻挡导体膜和例如由Cu(铜)构成的薄籽晶膜之后，使用镀敷法在籽晶膜上形成例如由Cu(铜)构成的主导体膜，由此完全埋入贯穿孔内。之后，通过例如由CMP法将层间绝缘膜IL1上的多余的阻挡导体膜、籽晶膜及主导体膜除去而使层间绝缘膜IL1的上表面露出，由此，形成由已埋入贯穿孔的阻挡导体膜、籽晶膜及主导体膜构成的Si贯穿电极。

＜本实施方式的效果＞

以下，用图32所示的比较例对本实施方式的固态摄像元件的制造方法的效果进行说明。图32是比较例的固态摄像元件的剖视图。

图32所示的比较例的固态摄像元件具有将半导体衬底SB1、SB2层叠的结构，且一个像素内具有半导体衬底SB1内的光电二极管PD1和半导体衬底SB2内的光电二极管PD2。在此，由于半导体衬底SB1的第一主面朝向下侧，所以半导体衬底SB1、SB2在半导体衬底SB1的第一主面与半导体衬底SB2的第二主面相对的状态下层叠。

如图32所示，在半导体衬底SB1的像素区域PER的第一主面(下表面)形成有光电二极管PD1，在半导体衬底SB2的像素区域PER的第二主面(上表面)形成有光电二极管PD2。在外围电路区域CR的第一主面附近形成有晶体管Q1，在外围电路区域CR的第二主面附近形成有晶体管Q2。在半导体衬底SB1的第一主面之下形成有包括覆盖光电二极管PD1及晶体管Q1的层间绝缘膜IL1在内的层叠布线层。在半导体衬底SB2的第二主面之上形成有包括覆盖光电二极管PD2及晶体管Q2的层间绝缘膜IL2在内的层叠布线层。在半导体衬底SB2的下表面上粘贴有支承衬底SSB，半导体衬底SB1薄膜化。

在层间绝缘膜IL1、IL2各自的内部形成有布线M1、M2、M3、连接柱及接触插塞CP。通过将层间绝缘膜IL1的下表面与层间绝缘膜IL2的上表面接合而将半导体衬底SB1、SB2层叠。在此，在和层间绝缘膜IL1与层间绝缘膜IL2的界面相同的面上，并不存在供两个连接部(插塞)彼此连接的界面。也就是说，包含半导体衬底SB1及层间绝缘膜IL1的第一层叠体与包含半导体衬底SB2及层间绝缘膜IL2的第二层叠体的接合仅通过层间绝缘膜IL1与层间绝缘膜IL2的接合、即氧化硅膜彼此的接合来实现。

在未图示的焊盘区域(外围电路区域)内，Si贯穿电极贯穿半导体衬底SB1及层间绝缘膜IL1，并与层间绝缘膜IL2内的布线M1连接。Si贯穿电极与层间绝缘膜IL1上的焊盘连接。Si贯穿电极经由与该焊盘的底面连接的连接柱而与层间绝缘膜IL1内的布线M1、M2电连接。即，形成在半导体衬底SB1的第一主面附近的半导体元件与形成在半导体衬底SB2的第二主面附近的半导体元件经由层间绝缘膜IL1、IL2各自的内部的布线M1、M2、连接柱及接触插塞CP、和Si贯穿电极及焊盘而电连接。

在该比较例的固态摄像元件中，例如有一种为了提高光电二极管PD1的灵敏度性能而使一个像素PE内的俯视时的光电二极管PD1的占有面积增大的方法。为此，可以考虑将形成于各像素PE的外围晶体管全部形成在半导体衬底SB2的第二主面附近。那种情况下，光电二极管PD1与外围晶体管经由形成在焊盘区域的Si贯穿电极而电连接。换言之，若不经由Si贯穿电极，则无法将一个像素PE内的光电二极管PD1与外围晶体管电连接。

这是由于仅通过氧化硅膜彼此的接合来进行包含半导体衬底SB1的第一层叠体与包含半导体衬底SB2的第二层叠体的接合、并通过Si贯穿电极进行半导体衬底SB1侧的元件等与半导体衬底SB2侧的元件等的电连接的缘故。Si贯穿电极由于深度较深且需要保持固定的长宽比来形成，所以与接触插塞CP及连接柱等连接部相比宽度非常大。因此，Si贯穿电极不适合作为用于将呈阵列状配置在像素区域PER的各像素PE内的半导体衬底SB1侧的元件与半导体衬底SB2侧的元件电连接的连接部。

因此，若例如想要如上所述在一个像素PE内通过Si贯穿电极将形成于半导体衬底SB1的光电二极管PD1与形成于半导体衬底SB2的外围晶体管连接，则会产生固态摄像元件的面积增大的问题。这是由于需要根据像素PE的数量来形成很多连接各像素PE的光电二极管PD1与外围晶体管的Si贯穿电极的缘故。

与光电二极管PD1连接的传输晶体管和外围晶体管之间的电流路径被作为临时储存通过拍摄而得到的电荷的浮置扩散电容部来使用，但在上述的比较例中，该电流电路由于包含Si贯穿电极，所以变得非常长，会引起固态摄像元件的功耗增加及噪音增大等。另外，由于很难将各像素PE各自的该电流路径的长度保持固定，所以会产生浮置扩散电容部的电容量根据像素PE而有偏差、且固态摄像元件的性能下降的问题。

为了防止浮置扩散电容部的电容量根据像素PE而有偏差，也可以考虑在各像素PE形成Si贯穿电极，但在那种情况下，各像素PE内的光电二极管PD1、PD2在像素PE内的占有面积会明显减少，且固态摄像元件的灵敏度性能会下降。即，在比较例的固态摄像元件中，存在无法在层叠的半导体衬底SB1、SB2彼此之间基于微细的导电性连接部进行电连接的问题。

另外，在比较例中，利用将半导体衬底SB1、SB2各自的主面侧彼此连接的技术来层叠了半导体衬底SB1、SB2。即，由于氧化硅膜彼此的接合很容易，所以在比较例中将层间绝缘膜IL1、IL2彼此接合。然而，仅是将半导体衬底的主面侧彼此连接的技术，无法将半导体衬底层叠三个以上。在比较例中，由于半导体衬底SB1、SB2各自的背面未被氧化硅膜覆盖，所以很难将半导体衬底SB1、SB2的任一背面与形成于其它半导体衬底的主面侧的层间绝缘膜等接合。

在使用由硅衬底和隔着BOX(Buried Oxide：埋入氧化层)膜形成于该硅衬底上的硅层构成的SOI(Silicon On Insulator：绝缘体上硅)衬底的情况下，在该硅层上形成了半导体元件及布线层之后，若将该硅衬底除去，则在硅层的背面侧露出BOX膜的底面。因此，可以考虑将该BOX的底面与其它半导体衬底上的层间绝缘膜等的上表面接合。这种情况下，能够将半导体衬底的背面侧与其它半导体衬底的主面侧接合，但若使用SOI衬底，则会产生固态摄像元件的制造成本增加的问题。

对此，如图1所示，本实施方式的固态摄像元件将半导体衬底SB1的第一背面侧的绝缘膜IF1与半导体衬底SB2的第二主面侧的层间绝缘膜IL2接合。在此，在各像素PE内，形成于半导体衬底SB1的元件与形成于半导体衬底SB2的元件通过电流路径电连接而不是通过Si贯穿电极，该电流路径通过将埋入绝缘膜IF1的下表面的连接孔内的插塞PG1与埋入层间绝缘膜IL2的上表面的连接孔内的插塞PG2彼此接合而形成。因此，即使不使用Si贯穿电极也能在像素PE内将半导体衬底SB1侧的元件等与半导体衬底SB2侧的元件等电连接。同样地，通过在外围电路区域CR内也形成插塞PG1、PG2，能够通过比Si贯穿电极微细的连接部将半导体衬底SB1侧的元件等与半导体衬底SB2侧的元件等电连接。

插塞PG1与Si贯穿电极不同，其并未到达层间绝缘膜IL2内的布线及连接柱。换言之，插塞PG1相对于层间绝缘膜IL2内的布线及连接柱中的最靠近半导体衬底SB1侧的布线M3及连接柱而远离半导体衬底SB1侧。插塞PG2与Si贯穿电极不同，其并未到达层间绝缘膜IL1内的接触插塞CP、布线及连接柱。换言之，插塞PG2相对于层间绝缘膜IL1内的接触插塞CP、布线及连接柱中的最靠近半导体衬底SB2侧的接触插塞CP、布线M1及连接柱而远离半导体衬底SB2侧。即，插塞PG1与层间绝缘膜IL2相比位于上方(半导体衬底SB1侧)，插塞PG2与绝缘膜IF1相比位于下方(半导体衬底SB2侧)。

在本实施方式中，通过使用一并使含有氧化硅的绝缘膜彼此接合和插塞(接合焊盘)彼此接合的混合接合技术，实现了如上所述的衬底之间的电连接。在此，由于无需使用SOI衬底，所以能够防止固态摄像元件的制造成本增加。

另外，可以认为在将包含一个衬底的第一层叠体与包含另一个衬底的第二层叠体接合的情况下，在接合面处在各自的层叠体表面一并存在有氧化硅膜及插塞(接合焊盘)。在此，在仅使各层叠体的表面的氧化硅膜彼此接合的情况、和仅各层叠体的表面的插塞彼此接合的情况的各个情况下，均有层叠体彼此的接合强度变低的担忧。对此，在本实施方式的固态摄像元件中，由氧化硅膜构成的绝缘膜IF1及层间绝缘膜IL2彼此接合，主要由Cu(铜)构成的插塞PG1、PG2分别在它们彼此之间接合。也就是说，在包含半导体衬底SB1、插塞PG1、层间绝缘膜IL1及绝缘膜IF1在内的第一层叠体与包含半导体衬底SB2、插塞PG2及层间绝缘膜IL2在内的第二层叠体的接合面，绝缘膜IF1与层间绝缘膜IL2彼此连接，并且插塞PG1、PG2彼此连接。由此，能够提高层叠体彼此的接合强度。

插塞PG1是仅贯穿绝缘膜IF1、半导体衬底SB1及接触层的连接部，插塞PG2是仅贯穿层间绝缘膜IL2的最上部的绝缘膜的连接部。因此，插塞PG1、PG2的深度均比Si贯穿电极浅。因此，插塞PG1、PG2均能以比Si贯穿电极小的宽度形成。因此，能够通过比Si贯穿电极微细的连接部在像素PE内将半导体衬底SB1侧的元件等与半导体衬底SB2侧的元件等电连接。由此，能够缩短在像素PE内将半导体衬底SB1侧的元件等与半导体衬底SB2侧的元件等电连接的电流路径。因此，能够降低固态摄像元件的功耗及噪音。另外，通过缩短衬底之间的电流路径，能够提高固态摄像元件的布局的自由度。

另外，当固态摄像元件动作时，将在光电二极管PD1内通过光电转换而产生的电荷储存到将传输晶体管TX的漏极区域、复位晶体管RST的源极区域及栅电极GA彼此连接的电流路径即电容部(浮置扩散电容部)。在本实施方式中，经由各像素PE内的插塞PG1、PG2将形成在半导体衬底SB1的第一主面附近的传输晶体管TX的漏极区域与形成在半导体衬底SB2的第二主面附近的复位晶体管RST的源极区域及栅电极GA连接。因此，在各像素PE内，由于能够使作为浮置扩散电容部的电流路径的长度统一，所以能够防止浮置扩散电容部的电容量有偏差。因此，能够提高固态摄像元件的性能。

另外，在各像素PE内，由于能够使作为浮置扩散电容部的电流路径的长度统一，所以能够防止噪音的大小有偏差。也就是说，能够防止在规定的像素PE产生的噪音与在其它像素PE产生的噪音相比变得过大。

另外，在此，在各像素PE的半导体衬底SB1形成有光电二极管PD1及传输晶体管TX，并将与该传输晶体管TX连接的外围晶体管全部形成于半导体衬底SB2。因此，与在一个半导体衬底的各像素形成光电二极管及外围晶体管的情况相比，能够使在各像素PE内的俯视时的光电二极管PD1的占有面积增大。因此，能够提高固态摄像元件的灵敏度性能。

另外，通过将外围晶体管形成在半导体衬底SB2侧，能够减少形成在半导体衬底SB1上的层间绝缘膜IL1内的布线数。因此，由于能够减少层间绝缘膜IL1内的布线层的层叠数，所以能够使层间绝缘膜IL1薄膜化。其结果是，能够防止向光电二极管PD1照射的光因层间绝缘膜IL1的厚度而衰减。另外，能够防止因上层的布线而引起光的遮蔽(遮光)而使光电二极管PD1的受光量下降。因此，能够提高固态摄像元件的灵敏度性能。

另外，在此形成有贯穿元件隔离区域EI1的插塞PG1，因此，插塞PG1与半导体衬底SB1彼此绝缘。因此，能够防止因插塞PG1与半导体衬底SB1的短路、以及流过插塞PG1的电流等的影响而导致从光电二极管PD1获得的信号中产生噪音。

另外，由于能够通过微细的插塞PG1、PG2来进行层叠的半导体衬底SB1、SB2彼此之间的电连接，所以能够使固态摄像元件微细化。另外，如本实施方式所述，若使用将半导体衬底SB1的第一背面侧与半导体衬底SB2的第二主面侧接合的技术，则也能将半导体衬底层叠三个以上。此外，关于将半导体衬底层叠三个以上，详见实施方式2的后述。

＜变形例1＞

图11表示作为本实施方式的变形例1的固态摄像元件的剖视图。图11是与图1对应的部位的剖视图。在此，对在第一半导体衬底上的布线的正下方形成比与元件连接的接触插塞更深地贯穿元件隔离区域的插塞、并缩小形成在第一半导体衬底的第一背面侧的插塞的深度的情况进行说明。

如图11所示，本变形例的固态摄像元件的结构与图1所示的结构大致相同。但在图11中，插塞PG1的深度小、且在插塞PG1与半导体衬底SB1上的布线M1之间形成有贯穿元件隔离区域EI1的插塞(导电性连接部)DP的这点与图1所示的结构不同。插塞DP与布线M1的底面连接，并由与接触插塞CP相同的材料构成。插塞DP与接触插塞CP相比形成得更深，并贯穿构成层间绝缘膜IL1的接触层和元件隔离区域EI1而形成。

插塞PG1埋入形成于绝缘膜IF1的底面的槽内而形成，并贯穿绝缘膜IF1。图11所示的插塞PG1的从绝缘膜IF1的底面(下表面)趋向上方向的深度比图1所示的插塞PG1的深度小。例如，图11所示的插塞PG1从绝缘膜IF1的底面形成到贯穿半导体衬底SB1的元件隔离区域EI1的底面(下表面)。插塞PG1的上表面在元件隔离区域EI1的底面附近与插塞DP的底面连接。

即，层间绝缘膜IL1内的布线M1与层间绝缘膜IL2内的布线M3经由插塞DP、PG1、PG2及连接柱而电连接。此外，插塞DP的下表面的位置也可以位于比元件隔离区域EI1的底面高的部位。那种情况下，插塞PG1的上端到达元件隔离区域EI1的中途深度为止。另外，插塞PG1的一部分也可以覆盖插塞DP的侧面的下端。

接着，使用图12～图14对本变形例的固态摄像元件的制造工序进行说明。图12～图13是本变形例的固态摄像元件的制造工序中的剖视图。

首先，在进行了用图3说明的工序之后，如用图4说明的那样形成光电二极管PD1、复位晶体管RST、放大晶体管AMI、晶体管Q1及Q2等半导体元件。然后，如图12所示，在半导体衬底SB1上形成了构成层间绝缘膜IL1的接触层之后，形成贯穿该接触层的接触插塞CP及插塞DP。

在此，例如在接触层上开口了用于埋入接触插塞CP的连接孔之后，以贯穿接触层及元件隔离区域EI1的方式形成用于埋入插塞DP的连接孔。之后，通过在这些连接孔内埋入例如主要由Cu(铜)构成的导电部件，能够形成接触插塞CP及插塞DP。此外，插塞DP也可以不贯穿元件隔离区域EI1而是以到达元件隔离区域EI1的中途深度为止的深度形成。另外，在半导体衬底SB2上形成作为接触层的层间绝缘膜IL2、和贯穿接触层的接触插塞CP。

接着，如图13所示，通过进行用图4说明的工序而在接触层上、插塞DP上及接触插塞CP上形成包含层间绝缘膜IL1的布线层。另外，在半导体衬底SB2上形成包含层间绝缘膜IL2及插塞PG2的层叠布线层。在此，形成与插塞DP及接触插塞CP各自的上表面连接的布线M1。

接着，如图14所示进行用图5～图7说明的工序，之后，如用图8说明的那样形成插塞PG1。但是，与用图8说明的工序不同，插塞PG1形成得较浅。即，在此将插塞PG1从绝缘膜IF1的上表面例如形成到元件隔离区域EI1的上表面。由此，插塞PG1的下表面与插塞DP的上表面连接。此外，在插塞DP在纵向上终止于元件隔离区域EI1的中途深度的情况下，在形成埋入插塞PG1的连接孔的工序中用蚀刻法将元件隔离区域EI1的上表面的位置除去，由此使插塞DP的上表面在该连接孔的底面露出。之后，通过在该连接孔内埋入导电膜，能够形成与插塞DP的上表面连接的插塞PG1。

之后的工序与用图9及图10说明的工序同样地进行，由此完成图11所示的本变形例的固态摄像元件。

在本变形例中，能够取得与用图1～10说明的实施方式相同的效果。

另外，在本变形例中，在形成半导体衬底SB1上的接触插塞CP时形成有到达元件隔离区域EI1内的插塞DP。因此，与形成到达布线M1的插塞PG1的情况相比，能够将从半导体衬底SB1的第一背面侧形成的插塞PG1的深度控制得较小。与形成埋入更深的连接孔内的插塞的情况相比，深度小的插塞PG1能够更容易地形成。另外，埋入较浅的连接孔内的插塞PG1与形成在更深的连接孔内的插塞相比能够缩小宽度。因此，能够实现固态摄像元件的微细化。

＜变形例2＞

图15示出作为本实施方式的变形例2的固态摄像元件的剖视图。图15是与图1对应的部位的剖视图。在此，对通过较厚地形成第一半导体衬底来提高灵敏度性能、并通过DTI(Deep Trench Isolation：深沟槽隔离)内的插塞将第一半导体衬底上的布线与第一半导体衬底的第一背面侧的插塞(接合焊盘)连接的情况进行说明。此外，在图15～图18中示出了具有比半导体衬底SB2大的膜厚的半导体衬底SB1，但半导体衬底SB2的膜厚也可以具有半导体衬底SB1的膜厚以上的大小。

如图15所示，本变形例的固态摄像元件的结构在如下两点上与图1所示的结构不同：半导体衬底SB1的厚度与元件隔离区域EI1的厚度相比较大；和在半导体衬底SB1上的布线M1的下表面与插塞PG1之间形成有由绝缘膜IF2保护侧面的较深的插塞DTP，而其它结构则与图1所示的结构大致相同。图15中并未在像素区域PER内示出元件隔离区域EI1，但也可以形成有元件隔离区域EI1。

在本变形例中，能够取得与用图1～10说明的实施方式相同的效果。

另外，半导体衬底SB1的厚度例如为数十μm。在本变形例中，通过较大地维持半导体衬底SB1的厚度，能够使对照射到半导体衬底SB1的光进行光电转换的区域增大。因此，由于能够使在拍摄时积累于光电二极管PD1内的电荷量增加，所以能够提高固态摄像元件的灵敏度性能。在此，n型半导体区域NR的深度也可以比图1所示的n型半导体区域NR的深度大。

由于使用这种具有较大的膜厚的半导体衬底SB1、且将半导体衬底SB1上的布线M1与插塞PG1电连接，所以形成有埋入较深的绝缘部(DTI)内的插塞(导电性连接部)DTP。即，形成有将构成该布线M1之下的层间绝缘膜IL1的接触层及半导体衬底SB1贯穿并到达插塞PG1的上表面的槽(连接孔)DT，插塞DTP隔着覆盖槽DT的侧面的绝缘膜IF2而完全埋入槽DT内。

插塞DTP的深度比接触插塞CP深。插塞DTP的上表面与布线M1的底面连接，插塞DTP的下表面与插塞PG1的上表面连接。即，插塞DTP的下表面位于和半导体衬底SB1与绝缘膜IF1的界面大致相同的高度。绝缘膜IF2例如由氧化硅膜构成，插塞DTP例如由W(钨)构成。绝缘膜IF2也介于插塞DTP与层间绝缘膜IL1之间。

由此，通过将比较深的插塞DTP形成于各像素PE，即使在半导体衬底SB1的膜厚较大的情况下，也能将半导体衬底SB1侧的元件等与半导体衬底SB2侧的元件等电连接。在此，对插塞DTP不贯穿元件隔离区域EI1的结构进行了说明，但插塞DTP也可以贯穿元件隔离区域EI1。即使插塞DTP不贯穿元件隔离区域EI1，由于插塞DTP与半导体衬底SB1之间通过绝缘膜IF2而绝缘，所以仍能够防止插塞DTP与半导体衬底SB1短路。

另外，在此与用图11～图14说明的插塞PG1同样地形成有较浅的插塞PG1。因此，与本实施方式的所述变形例1同样地，能够以比较小的宽度形成插塞PG1。

接着，使用图16～图18对本变形例的固态摄像元件的制造工序进行说明。图16～图18是本变形例的固态摄像元件的制造工序中的剖视图。

首先，在进行了用图3说明的工序之后，如用图4说明的那样形成光电二极管PD1、复位晶体管RST、放大晶体管AMI、晶体管Q1及Q2等半导体元件。然后，如图16所示，在半导体衬底SB1上形成了构成层间绝缘膜IL1的接触层之后，形成贯穿该接触层的接触插塞CP。

接着，使用光刻技术及蚀刻法来形成到达半导体衬底SB1的中途深度为止的较深的槽DT。槽DT与元件隔离区域EI1的底面相比到达更深的位置为止，并具有数十μm左右的深度。接着，例如使用CVD法在包括槽DT内部的层间绝缘膜IL1上形成绝缘膜IF2。之后，通过进行干式蚀刻而将层间绝缘膜IL1上的绝缘膜IF2和槽DT的底部的绝缘膜IF2除去。通过该干式蚀刻，槽DT的底面既可以露出也可以不露出。

接着，使用溅射法通过例如由W(钨)构成的导体膜完全埋入槽DT内。此外，也可以在形成该导体膜之前，以覆盖绝缘膜IF2的表面的方式形成例如由Ti(钛)或TiN(氮化钛)等构成的阻挡导体膜。在该导体膜形成之后，例如使用CMP法将层间绝缘膜IL1上的上述阻挡导体膜及上述导体膜除去，以使层间绝缘膜IL1的上表面露出。由此，在槽DT内隔着绝缘膜IF2形成由上述阻挡导体膜及上述导体膜构成的插塞DTP。

接着，如图17所示，通过进行用图4说明的工序来形成覆盖接触层、接触插塞CP及插塞DTP且包含层间绝缘膜IL1的布线层。在此，形成分别与插塞DTP及接触插塞CP连接的布线M1。另外，在半导体衬底SB2上形成包含层间绝缘膜IL2及插塞PG2的层叠布线层。

接着，在将半导体衬底SB1上下颠倒之后，例如通过CMP法来研磨半导体衬底SB1的第一背面。基于此处的研磨的第一背面的后退量(研磨量)比用图6说明的半导体衬底SB1的第一背面的研磨量小。由此，半导体衬底SB1的厚度变成数十μm。通过该研磨工序，插塞DTP的上表面在与第一背面大致相同的面内露出。

接着，如图18所示，进行用图7说明的工序，之后，如用图8说明的那样形成插塞PG1。但是，插塞PG1与用图14说明的工序同样地形成得较浅。由此，形成下表面与插塞DTP的上表面连接的插塞PG1。

之后的工序与用图9及图10说明的工序同样地进行，由此完成图15所示的本变形例的固态摄像元件。

在本变形例的固态摄像元件的制造工序中，能够取得用图15说明的效果。

＜变形例3＞

图19示出作为本实施方式的变形例3的固态摄像元件的剖视图。图19是与图1对应的部位的剖视图。在此，与用图15～图18说明的本实施方式的所述变形例2的固态摄像元件同样地，在经由较深的绝缘部(DTI)内的插塞将第一半导体衬底与第二半导体衬底连接的情况下，对在该较深的槽的侧面即第一半导体衬底形成由p型半导体区域构成的保护层的情况进行说明。

如图19所示，本变形例的固态摄像元件的结构与图15所示的结构大致相同。但在图19中，向槽DT的侧面的半导体衬底SB1掺入有p型杂质(例如B(硼))的这点与图15所示的结构不同。即，在与例如由氧化硅膜构成的绝缘膜IF2相接的半导体衬底SB1形成有p型半导体区域PR1。

接着，使用图20～图21对本变形例的固态摄像元件的制造工序进行说明。图20～图21是本变形例的固态摄像元件的制造工序中的剖视图。

首先，在进行了用图3说明的工序之后，如用图4说明的那样形成光电二极管PD1、复位晶体管RST、放大晶体管AMI、晶体管Q1及Q2等半导体元件。然后，如图20所示，在半导体衬底SB1上形成了构成层间绝缘膜IL1的接触层之后，形成贯穿该接触层的接触插塞CP。

接着，使用光刻技术及蚀刻法来形成到达半导体衬底SB1的中途深度为止的较深的槽DT。接着，例如使用离子注入法向槽DT的侧面打入p型杂质(例如B(硼))。由此，在槽DT的侧面形成p型半导体区域PR1。在此，在槽DT的底面也形成p型半导体区域PR1。接着，以与用图16说明的工序相同的方式在槽DT内隔着绝缘膜IF2形成插塞DTP。

接着，如图21所示，通过进行用图17及图18说明的工序来形成包含层间绝缘膜IL1的布线层、绝缘膜IF1及插塞PG1。另外，在半导体衬底SB2上形成包含层间绝缘膜IL2及插塞PG2的层叠布线层。

之后的工序与用图9及图10说明的工序同样地进行，由此完成图19所示的本变形例的固态摄像元件。

在本变形例中，通过在槽DT的侧面作为保护层而形成p型半导体区域PR1，能够防止在半导体衬底SB1内产生的电荷向插塞DTP侧移动，且插塞DTP内的电流能够影响光电二极管PD1。其结果是，能够防止固态摄像元件的灵敏度性能下降，并能抑制噪音的产生。

另外，在具有光电二极管的硅层内，容易在该硅层与绝缘膜相接的界面产生电子，由于该电子的存在，有产生暗电流的问题。所谓暗电流是指通过在固态摄像元件的像素区域内的未照射到光的像素内产生该电子而产生的电流。因此，当暗电流产生时，固态摄像元件的摄像性能下降。

在本变形例的固态摄像元件中，能够通过p型半导体区域PR1内的空穴来捕获在半导体衬底SB1与绝缘膜IF2的界面产生的电子，并使其消失。因此，由于能够防止暗电流的产生，所以能够提高固态摄像元件的性能。

＜变形例4＞

图22表示作为本实施方式的变形例4的固态摄像元件的剖视图。图22是与图1对应的部位的剖视图。另外，图23表示本变形例的固态摄像元件的各像素的等效电路图。在此，对具有与用图19～图21说明的本实施方式的所述变形例3的固态摄像元件大致相同的结构的固态摄像元件、即具有全局快门功能的固态摄像元件进行说明。

如图22所示，本变形例的固态摄像元件的结构与图19所示的结构大致相同。但是，本变形例的固态摄像元件具有全局快门功能。在使用固态摄像元件的拍摄方式中，有使用卷帘快门(rolling shutter)的方法、和使用全局快门(global shutter)的方法。

卷帘快门也被称为逐行曝光读取，是一种将在固态摄像元件的像素区域内呈矩阵状排列的多个像素中的一行或多行像素作为一个区块，针对每个区块依次拍摄图像，并将由各区块得到的图像合并而得到一个图像的方式。拍摄并不是在所有区块中同时进行的，而是各区块以时间差进行拍摄。因此，有时在拍摄对象正在移动的情况下，通过拍摄而得到的图像内的该拍摄对象的形状会变形。

相对于此，全局快门也被称为同时曝光汇总读取，是一种由像素区域内的所有像素同时进行拍摄的方式。因此，即使拍摄移动的拍摄对象，也能防止像卷帘快门方式那样拍摄对象在图像内变形。

如图23所示，本变形例的固态摄像元件的像素与图2所示的像素不同，在光电二极管PD1与复位晶体管RST及放大晶体管AMI之间具有彼此串联连接的两个传输晶体管TX1、TX2。换言之，在光电二极管PD1的阴极依次串联连接有传输晶体管TX1、TX2。也就是说，与光电二极管PD1连接有源极区域的传输晶体管TX1的漏极区域DR(参照图22)与传输晶体管TX2的源极区域连接，作为传输晶体管TX2的漏极区域的浮置扩散电容部FD与复位晶体管RST的源电极及放大晶体管AMI的栅电极连接。

另外，传输晶体管TX1的漏极区域(漏电极)DR及传输晶体管TX2的源极区域(源电极)与电容元件CP1的电极之一连接，作为传输晶体管TX2的漏极区域(漏电极)的浮置扩散电容部FD、复位晶体管RST的源电极及放大晶体管AMI的栅电极与电容元件CP2的电极之一连接。对电容元件(电容器)CP1、CP2分别施加作为负侧电源电位Vss的接地电位。即，将传输晶体管TX2的漏极区域、电容元件CP2、复位晶体管RST的源电极及放大晶体管AMI的栅电极连结的电流路径被作为浮置扩散电容部FD来使用。作为存储节点(存储部)的电容元件CP1是用于将通过拍摄而在光电二极管PD1内得到的电荷临时保持的元件。

如图22所示，光电二极管PD1与形成在半导体衬底SB1的第一主面附近的传输晶体管TX1连接。另外，在半导体衬底SB2的第二主面附近形成有复位晶体管RST、和具有与复位晶体管RST相同的结构的传输晶体管TX2。构成传输晶体管TX2的源极/漏极区域SD内的漏极区域(浮置扩散电容部FD)与复位晶体管RST的源极区域成为一体。作为n沟道型场效应晶体管的传输晶体管TX2具有隔着栅极绝缘膜形成于半导体衬底SB2上的栅电极GT。此外，图中未示出形成在像素PE内的放大晶体管及选择晶体管。

传输晶体管TX1的漏极区域DR经由半导体衬底SB1上的接触插塞CP及布线M1、和插塞DTP、PG1及PG2而与半导体衬底SB2侧电连接。虽未图示，但在漏极区域DR与传输晶体管TX2的源极区域之间的电流路径上连接有电容元件CP1(参照图23)，电容元件CP1例如形成在半导体衬底SB2的主面附近或层间绝缘膜IL2内。另外，虽未图示，但在传输晶体管TX2与复位晶体管RST共有的源极/漏极区域SD(浮置扩散电容部FD)上连接有电容元件CP2(参照图23)，电容元件CP2例如形成在半导体衬底SB2的主面附近或层间绝缘膜IL2内。

在半导体衬底SB2形成有电容元件CP1、CP2的情况下，可以认为电容元件CP1、CP2是由向半导体衬底SB2的第二主面掺入p型或n型杂质而形成的扩散区域(半导体区域)构成的扩散区域。另外，关于在层间绝缘膜IL2内形成电容元件CP1、CP2的情况，在本实施方式的变形例5中用图24进行后述。

另外，在各像素PE的绝缘膜IF1的下表面形成有槽(凹部)，在该槽内埋入有金属膜MF1。另外，在各像素PE的层间绝缘膜IL2的上表面形成有槽(凹部)，在该槽内埋入有金属膜MF2。金属膜MF1、MF2形成在俯视时彼此重叠的位置。另外，金属膜MF1、MF2形成在俯视时与光电二极管PD1重叠的位置。金属膜MF1、MF2在俯视时占据了各像素PE的大部分，并沿水平方向扩展形成。

金属膜MF1例如能够在插塞PG1的形成工序中形成，金属膜MF2例如能够在插塞PG2的形成工序中形成。因此，金属膜MF1例如具有与插塞PG1相同的深度，金属膜MF2例如具有与插塞PG2相同的深度。金属膜MF1、MF2例如主要由Cu(铜)构成。

金属膜MF1、MF2具有作为遮光膜(反射膜)的作用，用于防止在与存储节点连接的电容元件CP1及与浮置扩散电容部FD连接的电容元件CP2内积累的电荷(信号、信息)因从绝缘膜IF1的上方渗入层间绝缘膜IL2侧的光而变动。因此，金属膜MF1、MF2以覆盖电容元件CP1、CP2的方式形成在电容元件CP1、CP2各自的正上方。金属膜MF1、MF2不与布线等连接，而是处于电浮置状态。也就是说，金属膜MF1、MF2并不构成电路。

在本变形例中，能够取得与本实施方式的所述变形例3相同的效果。另外，在具有全局快门功能的固态摄像元件中，能够将各像素PE的电容元件CP1、CP2、传输晶体管TX2及外围晶体管形成在半导体衬底SB2的主面附近及层间绝缘膜IL2内。因此，由于无需将这些元件与光电二极管PD1统一形成在一个半导体衬底上，所以能够使各像素PE内的光电二极管PD1在俯视时的占有面积增大。因此，能够提高固态摄像元件的灵敏度性能。

另外，由于使用作为与Si贯穿电极相比更微细的连接部的插塞DTP、PG1及PG2将半导体衬底SB1侧的元件等与半导体衬底SB2侧的元件等电连接，所以在各像素PE内能够防止构成存储节点及浮置扩散电容部FD的电流路径的长度有偏差。

另外，在用图32说明的比较例的固态摄像元件中，使半导体衬底SB1、SB2各自的主面彼此相对而形成有层叠衬底。在将这种固态摄像元件例如应用于接触式图像传感器(CSI：Contact Image Sensor)的情况下，由于上侧的光电二极管PD1变成BSI(Back Side Illumination、背后照射型、背面照射型)，所以会产生对蓝色的光的灵敏度变低的问题。接触式图像传感器是光源与固态摄像元件成为一体的装置。

对此，在本变形例中如图22所示，使半导体衬底SB1的第一背面与半导体衬底SB2的第二主面相对而形成有层叠衬底。因此，由于所有光电二极管PD1都变成FSI(Front Side Illumination：正面照射型)，所以能够防止对蓝色的光的灵敏度变低。

此外，可以考虑仅形成金属膜MF1、MF2中的任意一方而并不形成另一方。那种情况下，由于金属膜与绝缘膜在层叠体彼此的接合面相接，所以有层叠体彼此的接合强度变低的担忧。于是，在此通过形成金属膜MF1和与金属膜MF1相对的金属膜MF2来使金属膜MF1、MF2彼此接合，由此，提高了包含半导体衬底SB1的第一层叠体与包含半导体衬底SB2的第二层叠体的接合强度。

＜变形例5＞

图24示出作为本实施方式的变形例5的固态摄像元件的剖视图。图24是与图1对应的部位的剖视图。在此，对具有与用图22及图23说明的本实施方式的所述变形例4的固态摄像元件大致相同的结构的固态摄像元件、即在第二半导体衬底侧的布线层内设置电容元件的情况进行说明。

如图24所示，本变形例的固态摄像元件的结构与图22所示的结构大致相同，并在各像素PE内具有与图23所示的等效电路图相同的电路。即，本变形例的固态摄像元件具有全局快门功能。

与图22所示的结构不同，图24中示出了形成在层间绝缘膜IL2内的电容元件CP1。电容元件CP1在各像素PE的层间绝缘膜IL2内形成于布线M1之上且是金属膜MF2的正下方的区域内。电容元件CP1由布线M2和隔着绝缘膜形成在布线M2上的金属膜MF3构成。该绝缘膜例如由氧化硅膜构成。另外，金属膜MF3由Cu(铜)膜或Al(铝)膜构成。此外，图中该绝缘膜与层间绝缘膜IL2一体化示出。

在形成这种电容元件CP1的情况下，例如在用图4说明的工序的中途形成包含布线M2的布线层。也就是说，形成在上表面的槽内埋入有布线M2的层间绝缘膜IL2。这时，布线M2的上表面露出。接着，使用CVD法及溅射法等在布线M2上依次形成绝缘膜及金属膜MF3。之后，使用光刻技术及蚀刻法来加工金属膜MF3。由此，形成由布线M2及金属膜MF3构成的电容元件CP1。之后，在金属膜MF3上形成包含布线M3及连接柱等的层间绝缘膜IL2。虽未图示，但电容元件CP2(参照图23)也能与电容元件CP1同样地形成在层间绝缘膜IL2内。

电容元件CP1构成存储节点，并经由与金属膜MF3的上表面连接的连接柱和与该连接柱的上表面连接的布线M3而与构成传输晶体管TX1的漏极区域DR及传输晶体管TX2的源极区域电连接。

在本变形例中，能够取得与本实施方式的所述变形例4相同的效果。另外，通过在半导体衬底SB2上的层间绝缘膜IL2内形成电容元件CP1，也可以不在半导体衬底SB1上形成电容元件CP1。因此，由于无需在半导体衬底SB1的第一主面附近及第一主面上的层间绝缘膜IL1内形成除了光电二极管PD1及传输晶体管TX1以外的元件，所以能够使各像素PE内的俯视时的光电二极管PD1的占有面积增大。因此，能够提高固态摄像元件的灵敏度性能。

＜变形例6＞

图25示出作为本实施方式的变形例6的固态摄像元件的剖视图。图25是与图1对应的部位的剖视图。在此，与用图15～图18说明的本实施方式的所述变形例2的固态摄像元件同样地，在经由较深的槽(DTI)内的插塞将第一半导体衬底与第二半导体衬底连接的情况下，对在该较深的槽的侧面与绝缘膜IF2之间形成高介电常数膜的情况进行说明。

如图25所示，本变形例的固态摄像元件的结构与图15所示的结构大致相同。但在图25中，在槽DT的侧面与绝缘膜IF2之间形成有绝缘膜HK的这点与图15所示的结构不同。即，在槽DT内从槽DT的侧面起依次形成有绝缘膜HK、绝缘膜IF2及插塞DTP。绝缘膜HK不仅形成在绝缘膜IF2与半导体衬底SB1之间，也形成在绝缘膜IF2与层间绝缘膜IL1之间，并覆盖槽DT的侧面。绝缘膜HK是与氧化硅及氮化硅的任一个相比介电常数均更高的膜(高介电常数膜、high-k膜)。绝缘膜HK例如含有Hf(铪)。

接着，使用图26对本变形例的固态摄像元件的制造工序进行说明。图26是本变形例的固态摄像元件的制造工序中的剖视图。

首先，在进行了用图3说明的工序之后，如用图4说明的那样形成光电二极管PD1、复位晶体管RST、放大晶体管AMI、晶体管Q1及Q2等半导体元件。接着，如图26所示，在半导体衬底SB1上形成了构成层间绝缘膜IL1的接触层之后，形成贯穿该接触层的接触插塞CP。

接着，使用光刻技术及蚀刻法来形成到达半导体衬底SB1的中途深度为止的较深的槽DT。接着，例如使用CVD法在包含槽DT内部的半导体衬底SB1上形成绝缘膜HK。由此，形成覆盖槽DT的侧面及底面的绝缘膜HK。接着，与用图16说明的工序同样地，在槽DT内隔着绝缘膜IF2形成插塞DTP。也就是说，在由绝缘膜IF2及导体膜埋入槽DT内之后，例如使用CMP法将层间绝缘膜IL1上的绝缘膜HK、IF2及导体膜除去，由此在槽DT内依次隔着绝缘膜HK、IF2形成由上述导体膜构成的插塞DTP。

接着，通过进行用图17及图18说明的工序来形成包含层间绝缘膜IL1的布线层及绝缘膜IF1、和与插塞DTP连接的插塞PG1。另外，在半导体衬底SB2上形成包含层间绝缘膜IL2及插塞PG2的层叠布线层。

之后的工序与用图9及图10说明的工序同样地进行，由此完成图25所示的本变形例的固态摄像元件。

在本变形例中，能够取得与用图15～图18说明的本实施方式的所述变形例2相同的效果。

另外，在本变形例中，作为覆盖槽DT的侧面的保护膜而形成绝缘膜HK，由此能够防止在半导体衬底SB1内产生的电荷向插塞DTP侧移动，且插塞DTP内的电流能够影响光电二极管PD1。其结果是，能够防止固态摄像元件的灵敏度性能下降，并能抑制噪音的产生。

(实施方式2)

图27示出作为本实施方式2的固态摄像元件的剖视图。图27中仅示出了像素区域PER，而省略了外围电路区域的图示。在图27的像素区域PER内示出了沿横向排列的两个像素PE。在此，对重合层叠三个具备光电二极管的半导体衬底的情况进行说明。

如图27所示，本实施方式的固态摄像元件的结构在主面具有光电二极管，并具有层叠了三个将背面朝向上方向的半导体衬底的结构。在此，在半导体衬底SB3上层叠有半导体衬底SB2，并在半导体衬底SB2上层叠有半导体衬底SB1。半导体衬底SB1具有第一主面和第一主面的半导体侧的第一背面。半导体衬底SB2具有第二主面和第二主面的半导体侧的第二背面。半导体衬底SB3具有第三主面和第三主面的半导体侧的第三背面。

半导体衬底SB3、形成在第三主面附近的半导体元件及覆盖该半导体元件的层间绝缘膜IL3的结构与用图1说明的半导体衬底SB1、形成在半导体衬底SB1的第一主面附近的半导体元件及覆盖该半导体元件的层间绝缘膜IL1的结构上下颠倒。即，在半导体衬底SB3的各像素PE的第三主面形成有光电二极管PD3，并在半导体衬底SB3的第三背面上形成有绝缘膜IF1。另外，形成有将绝缘膜IF1、贯穿半导体衬底SB3的元件隔离区域EI3、和层间绝缘膜IL3的一部分贯穿并与层间绝缘膜IL3内的布线M1的上表面连接的插塞PG1。插塞PG1经由层间绝缘膜IL3内的布线M1及接触插塞CP而与半导体衬底SB3的第三主面附近的传输晶体管TX电连接。在层间绝缘膜IL3的下表面上粘贴有支承衬底SSB。

半导体衬底SB2、形成在第二主面附近的半导体元件及覆盖该半导体元件的层间绝缘膜IL2的结构除了一部分、即与层间绝缘膜IL2内的布线M1相比靠下的结构之外，与半导体衬底SB3、形成在第三主面附近的半导体元件及覆盖该半导体元件的层间绝缘膜IL3的结构相同。即，在半导体衬底SB2的各像素PE的第二主面形成有光电二极管PD2，并在半导体衬底SB2的第二背面上形成有绝缘膜IF1。另外，形成有将绝缘膜IF1、贯穿半导体衬底SB2的元件隔离区域EI2、和层间绝缘膜IL2的一部分贯穿并与层间绝缘膜IL2内的布线M1的上表面连接的插塞PG1。插塞PG1经由层间绝缘膜IL2内的布线M1及接触插塞CP而与半导体衬底SB2的第二主面附近的传输晶体管TX电连接。

在此基础上，在层间绝缘膜IL2内，在布线M1之下形成有布线M2。此外，在层间绝缘膜IL3内也可以形成有与布线M1高度不同的布线M2、M3等。在层间绝缘膜IL2内，与布线M2的下表面连接有连接柱，并与该连接柱的下表面连接有埋入形成于层间绝缘膜IL2的下表面的连接孔(槽)内的插塞PG2的上表面。即，图27所示的插塞PG2具有将图1所示的插塞PG2颠倒后的结构。

半导体衬底SB1、形成在第一主面附近的半导体元件及覆盖该半导体元件的层间绝缘膜IL1的结构与半导体衬底SB2、形成在第二主面附近的半导体元件及覆盖该半导体元件的层间绝缘膜IL2的结构相同。即，在半导体衬底SB1的各像素PE的第一主面形成有光电二极管PD1，并在半导体衬底SB1的第一背面上形成有绝缘膜IF1。另外，形成有将绝缘膜IF1、贯穿半导体衬底SB1的元件隔离区域EI1、和层间绝缘膜IL1的一部分贯穿并与层间绝缘膜IL1内的布线M1的上表面连接的插塞PG1。插塞PG1经由层间绝缘膜IL1内的布线M1及接触插塞CP而与半导体衬底SB1的第一主面附近的传输晶体管TX电连接。在层间绝缘膜IL1内，在布线M1之下形成有布线M2，并在布线M2的下表面经由连接柱而连接有插塞PG2。

分别形成有光电二极管PD1～PD3的半导体衬底SB1～SB3均将背面侧朝向上方。即，光电二极管PD1～PD3均为背面照射型的受光元件(光电转换部)。也就是说，在使用固态摄像元件进行拍摄时，在光电二极管PD1～PD3内分别接收从各半导体衬底SB1～SB3的背面侧照射的光，并进行光电转换。

各像素PE具有沿纵向层叠的三个光电二极管PD1、PD2及PD3。光电二极管PD1～PD3分别是对波长互不相同的光进行光电转换的受光部。例如，光电二极管PD1对蓝色的光进行光电转换，光电二极管PD2对绿色的光进行光电转换，光电二极管PD3对红色的光进行光电转换。在本实施方式中，通过将多个光电二极管在一个像素内层叠设置，能够在一个像素内分别接收多种波长的光。因此，与在一个半导体衬底的主面并列配置有多个将波长互不相同的光进行光电转换的像素的情况相比，固态摄像元件的灵敏度特性的提高、像素的高集成化、固态摄像元件的微细化变得容易。因此，能够提高固态摄像元件的性能。

此外，在此并未图示外围晶体管，但放大晶体管等外围晶体管在各像素PE内形成于分别与各光电二极管PD1～PD3相同的半导体衬底SB1～SB3的主面附近、或半导体衬底SB1～SB3的任一主面附近。即，例如经由传输晶体管TX与光电二极管PD1连接的外围晶体管形成在半导体衬底SB1的第一主面附近。

在此，在各像素PE内，埋入形成于层间绝缘膜IL1的下表面的槽内的插塞PG2的下表面与将与半导体衬底SB2的第二背面相接的绝缘膜IF1及元件隔离区域EI2贯穿的插塞PG1的上表面连接。另外，在各像素PE内，埋入形成于层间绝缘膜IL2的下表面的槽内的插塞PG2的下表面与将与半导体衬底SB3的第三背面相接的绝缘膜IF1及元件隔离区域EI3贯穿的插塞PG1的上表面连接。由此，半导体衬底SB1的第一主面附近的半导体元件及层间绝缘膜IL1内的布线M1、M2与半导体衬底SB2的第二主面附近的半导体元件及层间绝缘膜IL2内的布线M1、M2和半导体衬底SB3的第三主面附近的半导体元件及层间绝缘膜IL3内的布线M1经由插塞PG1、PG2而彼此电连接。

由此，具备露出在背面侧的插塞PG1及露出在主面侧的插塞PG2的半导体衬底能够沿纵向层叠三个以上。

本实施方式的固态摄像元件能够通过将第一层叠体和具有与第一层叠体相同的结构的多个层叠体彼此重叠接合而形成，该第一层叠体具备半导体衬底SB1、覆盖半导体衬底SB1的第一背面的绝缘膜IF1、覆盖半导体衬底SB1的第一主面的层间绝缘膜IL1、露出在第一背面侧的插塞PG1、和露出在第一主面侧的插塞PG2。在这些层叠体彼此的接合面，由氧化硅膜构成的层间绝缘膜IL1或IL2与由氧化硅膜构成的绝缘膜IF1接合，且插塞PG1与插塞PG2接合。通过这种混合接合，实现了一方半导体衬底的背面侧与其它半导体衬底的主面侧的接合，并实现了在每个像素PE内由微细的连接部进行的层叠体彼此之间的电连接。

即，即使不使用Si贯穿电极，也能在像素PE内通过微细的插塞PG1、PG2将包含半导体衬底SB1的第一层叠体与包含半导体衬底SB2的第二层叠体和包含半导体衬底SB3的第三层叠体电连接。因此，能够使固态摄像元件微细化。另外，由于能够缩短在像素PE内将各半导体衬底SB1～SB3彼此之间电连接的电流路径，所以能够降低固态摄像元件的功耗及噪音。

另外，由于在此形成有贯穿元件隔离区域EI1、EI2或EI3的插塞PG1，所以插塞PG1与半导体衬底SB1～SB3彼此绝缘。因此，能够防止因插塞PG1与半导体衬底SB1～SB3的短路、以及流过插塞PG1的电流等的影响而导致从光电二极管PD1～PD3获得的信号中产生噪音。

另外，在本实施方式的固态摄像元件的制造工序中，由于无需使用SOI衬底，所以能够防止固态摄像元件的制造成本增加。

此外，像用图11说明的所述实施方式1的变形例1的固态摄像元件那样，在各层叠体中，也可以在布线M1与插塞GP1之间设置贯穿元件隔离区域EI1、EI2或EI3的插塞DP。

另外，在此对将光电二极管PD1～PD3分别作为背面照射型的受光元件来使用的情况进行了说明，但也可以将图27所示的结构上下颠倒，并将支承衬底SSB粘贴在覆盖半导体衬底SB1的第一背面的绝缘膜IF1上，由此将光电二极管PD1～PD3分别作为正面照射型的受光元件来使用。

＜变形例＞

图28示出作为本实施方式的变形例的固态摄像元件的剖视图。图28是与图27对应的部位的剖视图。在此，在与图28所示的固态摄像元件同样地包含三个以上层叠衬底的结构中，对包含一部分半导体衬底的层叠体具有较深的槽(DTI)内的插塞的情况进行说明。

如图28所示，本变形例的固态摄像元件的结构除了半导体衬底SB2的厚度较大、且形成有贯穿半导体衬底SB2的较深的插塞DTP的这点之外与图27所示的结构相同。从覆盖半导体衬底SB2的第二主面(下表面)的层间绝缘膜IL2内的布线M1到覆盖半导体衬底SB2的第二背面(上表面)的绝缘膜IF1之间的结构与将图15所示的从覆盖半导体衬底SB1的第一主面(上表面)的层间绝缘膜IL1内的布线M1到覆盖半导体衬底SB1的第一背面(下表面)的绝缘膜IF1之间的结构上下颠倒之后相同。

即，图28所示的半导体衬底SB2的厚度、槽DT及插塞DTP的深度为数十μm左右，插塞DTP的上表面与在覆盖半导体衬底SB2的第二背面的绝缘膜IF1形成的连接孔内的插塞PG1的下表面连接，插塞DTP的下表面与层间绝缘膜IL2内的布线M1的上表面连接。

在本变形例中，能够取得图27所示的固态摄像元件的效果。而且，通过较大地确保半导体衬底SB2的膜厚，能够使对照射到半导体衬底SB2的光进行光电转换的区域增大。因此，由于能够使在拍摄时积累于光电二极管PD2内的电荷量增加，所以能够提高固态摄像元件的灵敏度性能。另外，还能配合着例如在光电二极管PD2内进行光电转换的对象即光的波长来调整半导体衬底SB2的厚度。

此外，不仅是半导体衬底SB2，其它半导体衬底SB1或SB2也可以具有数十μm左右的膜厚，并具有较深的插塞DTP。

(实施方式3)

图29示出作为本实施方式3的固态摄像元件的剖视图。图29是与图1对应的部位的剖视图。在此，对使两个半导体衬底的背面侧彼此相对而将该两个半导体衬底层叠的情况进行说明。

如图29所示，本变形例的固态摄像元件具有在支承衬底SSB上层叠了半导体衬底SB2和半导体衬底SB2上的半导体衬底SB1的结构。在各像素PE内，在半导体衬底SB2的第二主面形成有光电二极管PD2，在半导体衬底SB1的第一主面形成有光电二极管PD1。即，一个像素PE具有沿纵向排列的两个光电二极管PD1、PD2。半导体衬底SB1的第一主面朝向上侧，相对于此，半导体衬底SB2的第二主面朝向下侧。即，光电二极管PD1是正面照射型(FSI)的受光元件，光电二极管PD2是背面照射型(BSI)的受光元件。

具备半导体衬底SB1、覆盖半导体衬底SB1的第一背面的绝缘膜IF1、覆盖半导体衬底SB1的第一主面的层间绝缘膜IL1、和露出在第一背面侧的插塞PG1的第一层叠体的结构，具有与图1所示的形成在层间绝缘膜IL2上的层叠体、即包含半导体衬底SB1、绝缘膜IF1及层间绝缘膜IL1在内的第一层叠体相同的结构。另外，图29的具备半导体衬底SB2、覆盖半导体衬底SB2的第二背面的绝缘膜IF3、覆盖半导体衬底SB2的第二主面的层间绝缘膜IL2、和露出在第二背面侧的插塞PG3的第三层叠体的结构，具有与将图15所示的形成在层间绝缘膜IL2上的层叠体上下颠倒之后相同的结构。即，第三层叠体的结构具有与将包含半导体衬底SB1、绝缘膜IF1及层间绝缘膜IL1在内的第一层叠体上下颠倒之后相同的结构。也就是说，图15所示的绝缘膜IF3与图1所示的绝缘膜IF1对应，图15所示的插塞PG3与图1所示的插塞PG1对应。

如图29所示，贯穿具有数十μm厚度的半导体衬底SB2的插塞DTP的上表面与埋入将覆盖半导体衬底SB2的第二背面(上表面)的绝缘膜IF3贯穿的连接孔内的插塞(导电性连接部)PG3的下表面连接。绝缘膜IF3例如由氧化硅膜构成。在覆盖半导体衬底SB2的第二主面(下表面)的层间绝缘膜IL2的下表面上粘贴有支承衬底SSB。

此外，在此并未图示外围晶体管，但放大晶体管等外围晶体管在各像素PE内形成于分别与各光电二极管PD1、PD2相同的半导体衬底SB1、SB2的主面附近、或半导体衬底SB1、SB2的任一主面附近。即，例如与光电二极管PD1经由传输晶体管TX连接的外围晶体管形成在半导体衬底SB1的第一主面附近。

例如，在规定的像素PE内，由光电二极管PD1对蓝色的光进行光电转换，由光电二极管PD2对红色的光进行光电转换。另外，在与该像素PE相邻的其它像素PE内，由光电二极管PD1对蓝色的光进行光电转换，由光电二极管PD2对绿色的光进行光电转换。由此，通过分别在光电二极管PD1、PD2内对波长不同的光进行光电转换，由两个像素PE对红、蓝、绿这三种光进行光电转换。即，与仅使用形成于一个半导体衬底的主面的受光元件的情况相比，能够使用像素数量较少的固态摄像元件通过拍摄来获得按波长区分的信号。因此，固态摄像元件的灵敏度性能的提高、微细化及高像素化变得容易。

插塞PG3的上表面与插塞PG1的下表面连接(接合)。由此，在各像素PE内，半导体衬底SB2侧的半导体元件及布线M1与半导体衬底SB1侧的半导体元件及布线M1经由插塞DTP、PG3及PG1而电连接。

本实施方式的固态摄像元件能够通过将具备半导体衬底SB1、绝缘膜IF1、层间绝缘膜IL1、和第一背面侧的插塞PG1的第一层叠体与具备半导体衬底SB2、绝缘膜IF3、层间绝缘膜IL2、和第一背面侧的插塞PG3的第二层叠体彼此重叠接合而形成。在这些层叠体彼此的接合面，由氧化硅膜构成的绝缘膜IF1、IF3分别彼此接合，插塞PG1与插塞PG3彼此接合。通过这种混合接合，实现了上侧的半导体衬底SB1的第一背面侧与下侧的半导体衬底SB2的第二背面侧的接合，并实现了在每个像素PE内由微细的连接部进行的层叠体彼此之间的电连接。

即，即使不使用Si贯穿电极，也能在像素PE内通过微细的插塞PG1、PG3将包含半导体衬底SB1的第一层叠体与包含半导体衬底SB2的第二层叠体电连接。因此，能够使固态摄像元件微细化。另外，通过在半导体衬底SB1、SB2彼此之间的连接中不使用Si贯穿电极，能够缩短在像素PE内将各半导体衬底SB1、SB2彼此之间电连接的电流路径，因此，能够降低固态摄像元件的功耗及噪音。

在像用图32说明的比较例那样将衬底的主面侧彼此接合的情况下，形成在层叠于上侧的半导体衬底SB1的第一主面的光电二极管PD1成为背面照射型的受光元件。在此，若想要使用上层的该光电二极管PD1对蓝色的光进行光电转换，则与使用正面照射型的受光元件对蓝色的光进行光电转换的情况相比存在灵敏度性能下降的问题。

与之相对，在本实施方式中，并不是将衬底的主面侧彼此接合，而是使半导体衬底SB1、SB2各自的背面彼此相对而接合，由此能够将形成于上侧的半导体衬底SB1的光电二极管PD1设为正面照射型的受光元件。因此，与形成于上侧的半导体衬底SB1的光电二极管PD1为背面照射型的情况相比，能够防止光电二极管PD1对蓝色的光进行光电转换的情况下的灵敏度性能变低。

另外，由于在此形成有贯穿元件隔离区域EI1的插塞PG1，所以插塞PG1与半导体衬底SB1彼此绝缘。因此，能够防止因插塞PG1与半导体衬底SB1的短路、以及流过插塞PG1的电流等的影响而导致从光电二极管PD1获得的信号中产生噪音。

另外，由于半导体衬底SB2的厚度有数十μm左右，较大，所以能够使对照射到半导体衬底SB2的光进行光电转换的区域增大。因此，由于能够使在拍摄时积累于光电二极管PD2内的电荷量增加，所以能够提高固态摄像元件的灵敏度性能。在此，构成光电二极管PD2的n型半导体区域NR的深度也可以比构成光电二极管PD1的n型半导体区域NR的深度大。

另外，在本实施方式的固态摄像元件的制造工序中，由于无需使用SOI衬底，所以能够防止固态摄像元件的制造成本增加。

此外，像用图11说明的所述实施方式1的变形例1的固态摄像元件那样，也可以在布线M1与插塞GP1之间设置贯穿元件隔离区域EI1的插塞DP。

＜变形例1＞

图30示出作为本实施方式的变形例1的固态摄像元件的剖视图。图30是与图29对应的部位的剖视图。在此，对使用使两个半导体衬底的背面侧彼此相对而层叠该两个半导体衬底的技术、和使半导体衬底的主面侧与其它半导体衬底的背面侧相对而层叠该两个半导体衬底的技术来层叠三个以上半导体衬底的情况进行说明。

如图30所示，本变形例的固态摄像元件具有在支承衬底SSB上层叠了半导体衬底SB3、半导体衬底SB3上的半导体衬底SB2、和半导体衬底SB2上的半导体衬底SB1的结构。在各像素PE内，在半导体衬底SB3的第二主面形成有光电二极管PD3，在半导体衬底SB2的第二主面形成有光电二极管PD2，在半导体衬底SB1的第一主面形成有光电二极管PD1。即，一个像素PE具有沿纵向排列的三个光电二极管PD1～PD3。半导体衬底SB1的第一主面及半导体衬底SB2的第二主面朝向上侧，相对于此，半导体衬底SB3的第三主面朝向下侧。即，光电二极管PD1、PD2是正面照射型(FSI)的受光元件，光电二极管PD3是背面照射型(BSI)的受光元件。

图30所示的具备半导体衬底SB1、覆盖半导体衬底SB1的第一背面的绝缘膜IF1、覆盖半导体衬底SB1的第一主面的层间绝缘膜IL1、和露出在第一背面侧的插塞PG1的第一层叠体的结构，具有与图29所示的形成在层间绝缘膜IL2上的层叠体、即包含半导体衬底SB1、绝缘膜IF1及层间绝缘膜IL1在内的第一层叠体相同的结构。

图30所示的具备半导体衬底SB2、覆盖半导体衬底SB2的第二背面的绝缘膜IF1、覆盖半导体衬底SB2的第二主面的层间绝缘膜IL2、和露出在第二背面侧的插塞PG1的第二层叠体的结构，与图29所示的形成在层间绝缘膜IL2上的层叠体、即包含半导体衬底SB1、绝缘膜IF1及层间绝缘膜IL1在内的第一层叠体的结构相同。但在图30所示的层间绝缘膜IL2内，与布线M1的上表面连接有连接柱，并与该连接柱的上表面连接有埋入形成于层间绝缘膜IL2的上表面的连接孔内的插塞PG2的底面。

另外，图30的具备半导体衬底SB3、覆盖半导体衬底SB3的第三背面的绝缘膜IF3、覆盖半导体衬底SB3的第三主面的层间绝缘膜IL3、和露出在第三背面侧的插塞PG3的第三层叠体的结构与图29所示的绝缘膜IF1与支承衬底SSB之间的层叠体、即包含半导体衬底SB2的第二层叠体的结构相同。

即，如图30所示，半导体衬底SB3具有比半导体衬底SB1、SB2都大的膜厚，该膜厚例如为数十μm。贯穿半导体衬底SB3的插塞DTP的上表面与插塞PG3的下表面连接。在包含半导体衬底SB3的第三层叠体与包含半导体衬底SB2的第二层叠体的接合面，由氧化硅膜构成的绝缘膜IF1、IF3分别彼此接合，第二层叠体侧的插塞PG1与第三层叠体侧的插塞PG3彼此接合。另外，在包含半导体衬底SB2的第二层叠体与包含半导体衬底SB1的第一层叠体的接合面，由氧化硅膜构成的绝缘膜IF1与层间绝缘膜IL2彼此接合，第一层叠体侧的插塞PG1与第二层叠体侧的插塞PG2彼此接合。

通过这种混合接合，实现了半导体衬底SB1的第一背面侧与半导体衬底SB2的第二主面侧的接合，实现了半导体衬底SB2的第二背面侧与半导体衬底SB3的第三背面侧的接合，并实现了在每个像素PE内由微细的连接部进行的层叠体彼此之间的电连接。在此，经由插塞DTP、PG3及PG1将半导体衬底SB3侧的元件等与半导体衬底SB2侧的元件等电连接，经由插塞PG2、PG1将半导体衬底SB2侧的元件等与半导体衬底SB1侧的元件等电连接。

在本变形例中，能够取得与用图29说明的固态摄像元件相同的效果。而且，通过使用将衬底的背面侧彼此接合的技术、和将衬底的主面侧与衬底的背面侧接合的技术，能够在一个像素PE内形成层叠了三个以上的受光元件，并能在各受光元件内对波长互不相同的光进行光电转换。

在本变形例中，例如光电二极管PD1对蓝色的光进行光电转换，光电二极管PD2对绿色的光进行光电转换，光电二极管PD3对红色的光进行光电转换。由此，能够在一个像素内接收多种波长的光，并获得从这些光转换的单独的电信号。因此，与在一个半导体衬底的主面并排配置有多个将波长互不相同的光进行光电转换的像素的情况相比，固态摄像元件的灵敏度特性的提高、像素的高集成化、固态摄像元件的微细化变得容易。因此，能够提高固态摄像元件的性能。

另外，使用使衬底的背面侧彼此相对而层叠两个衬底的技术、和使衬底的主面侧与其它衬底的背面侧相对而层叠两个衬底的技术来层叠三个以上半导体衬底，由此能够在由层叠衬底构成的固态摄像元件内自由配置正面照射型的受光元件和背面照射型的受光元件。

此外，不仅是具有背面照射型的光电二极管PD3的半导体衬底SB3，具有正面照射型的光电二极管PD1或PD2的半导体衬底SB1或SB2也可以具有数十μm左右的膜厚，并具有较深的插塞DTP。

此外，在此在半导体衬底SB2的第二背面侧接合有包含半导体衬底SB3的第三层叠体，但第三层叠体也可以位于第一层叠体与第二层叠体之间。那种情况下，将与插塞PG2相同的插塞形成在层间绝缘膜IL3的下表面，并使该插塞与第二层叠体的上表面的插塞PG2连接。另外，使插塞PG3与包含半导体衬底SB1的第一层叠体的下表面的插塞PG1连接。由此，能够将三个层叠体分别电连接。

＜变形例2＞

图31示出作为本实施方式的变形例2的固态摄像元件的剖视图。在图31中，从图的左侧起依次示出了像素区域PER、外围电路区域CR及布线区域MR。图中将像素区域PER及外围电路区域CR与布线区域MR分开地示出，但这些区域是构成由同一层叠衬底构成的一个固态摄像元件的区域。在此分别单独示出了外围电路区域CR及布线区域MR，但布线区域MR也可以是外围电路区域CR的一部分。在此，对在布线区域MR内形成低电阻的布线的情况进行说明。

图31所示的像素区域PER及外围电路区域CR的结构与图30所示的像素区域PER及外围电路区域CR的结构相同。因此，在本变形例中，能够取得与用图30说明的固态摄像元件相同的效果。

在固态摄像元件等具有层叠布线的半导体装置中，将上层的连接柱(插塞)及布线的宽度或厚度与下层的连接柱(插塞)及布线等相比较大地设定，由此，有时在层叠布线层内的上部形成低电阻的连接柱(插塞)及布线。即，例如在具备形成于半导体元件上且包含最靠近半导体元件的第一层布线的第一布线层、和第一布线层上的包含第二层布线的第二布线层的半导体装置中，有时在第二布线层上形成比第二层布线厚且低电阻的半全局布线，并在半全局布线上形成比半全局布线厚且低电阻的全局布线。

然而，当增大固态摄像元件的上部的连接柱及布线的厚度时，由于装置的最上部的层间绝缘膜厚膜化，所以有向受光元件照射的光衰减、且灵敏度性能下降的问题。对此，在本变形例中，在具有层叠了半导体衬底的结构的固态摄像元件中并不是将低电阻布线层叠在半导体元件的上方，而是沿像素区域的横向排列形成低电阻布线。

如图31所示，作为上述低电阻布线在此并不使用Si贯穿电极，而是在布线区域MR内形成有与用于在像素PE内将层叠衬底之间电连接的插塞为相同结构的插塞。在布线区域MR内形成有半全局布线SM和全局布线GM。半全局布线SM及全局布线GM通过从下侧起依次形成的层间绝缘膜IL3内的布线M1、插塞DTP、PG3、PG1、层间绝缘膜IL2内的布线M1、层间绝缘膜IL2内的连接柱、插塞PG2、PG1及层间绝缘膜IL1内的布线M1而构成。

构成半全局布线SM的层间绝缘膜IL3内的布线M1与层间绝缘膜IL2内的布线M1通过从层间绝缘膜IL3侧朝向层间绝缘膜IL2侧依次串联连接的插塞DTP、PG3及PG1而电连接。由将层间绝缘膜IL3内的布线M1与层间绝缘膜IL2内的布线M1连接的那种插塞DTP、PG3及PG1构成的电流路径在层间绝缘膜IL3内的布线M1与层间绝缘膜IL2内的布线M1之间并联连接有多个。另外，构成半全局布线SM的层间绝缘膜IL2内的布线M1与插塞PG2通过多个连接柱并联连接。另外，构成半全局布线SM的插塞PG2与层间绝缘膜IL1内的布线M1通过多个插塞PG1并联连接。

根据半全局布线SM，层间绝缘膜IL3内的布线M1与层间绝缘膜IL1内的布线M1经由插塞DTP、PG3、PG1、层间绝缘膜IL2内的布线M1、层间绝缘膜IL2内的连接柱、插塞PG2及PG1而电连接。

全局布线GM也具有与半全局布线SM相同的结构。但是，构成全局布线GM的插塞PG1、PG3、DTP及连接柱的数量比构成半全局布线SM的插塞PG1、PG3、DTP及连接柱的数量多。因此，全局布线GM中的层间绝缘膜IL3内的布线M1与层间绝缘膜IL2内的布线M1之间的电阻比半全局布线SM中的层间绝缘膜IL3内的布线M1与层间绝缘膜IL2内的布线M1之间的电阻低。

像这样，使用由与为了在各像素PE内将衬底彼此之间电连接而设置的插塞等相同的工序形成的布线M1、插塞PG1～PG3、DTP及连接柱，能够在布线区域MR内设置低电阻的布线(导电性连接部)。在本变形例中，通过变更插塞PG1、PG3、DTP及连接柱的数量，能够很容易地形成具有所期望的电阻值的低电阻的布线。

此外，图31的剖面中示出了沿一个方向排列的多个PG1、PG3、DTP及连接柱，但构成半全局布线SM及全局布线GM的多个PG1、PG3、DTP及连接柱也可以在俯视时例如呈矩阵状排列并与各布线M1连接。

另外，图31中以与布线M1同样地沿横向延伸的形状示出了插塞PG2，但也可以通过与插塞PG3同样地多个配置的插塞PG2来构成半全局布线SM或全局布线GM。反之，也可以使插塞PG3像图31所示的插塞PG2那样沿横向延伸，并使一个插塞PG3连接多个插塞PG1及DTP。

以上，基于实施方式对由本案发明人提出的实用新型进行了具体说明，但本实用新型并不限定于所述实施方式，在不脱离其要旨的范围内当然能够进行各种变更。

除此之外，将实施方式所述的一部分内容记载如下。

(附记1)一种固态摄像元件，其具备在像素区域内排列的多个像素，该固态摄像元件具有：

第一半导体衬底，其具备第一主面及所述第一主面的相反侧的第一背面；

第一受光元件，其形成在所述第一半导体衬底的所述多个像素各自的所述第一主面；

第一绝缘膜，其覆盖所述第一半导体衬底的所述第一背面；

第一导电性连接部，其贯穿所述第一绝缘膜，且与所述第一受光元件电连接；

第二半导体衬底，其具备第二主面及所述第二主面的相反侧的第二背面；

半导体元件，其形成在所述第二半导体衬底的所述第二主面附近；

第二绝缘膜，其覆盖所述第二半导体衬底的所述第二背面；和

第二导电性连接部，其贯穿所述第二绝缘膜，且与所述半导体元件电连接，

在包含所述第一半导体衬底、所述第一导电性连接部及所述第一绝缘膜在内的第一层叠体与包含所述第二半导体衬底、所述第二导电性连接部及所述第二绝缘膜在内的第二层叠体的接合面，所述第一绝缘膜与所述第二绝缘膜彼此接合，所述第一导电性连接部与所述第二导电性连接部彼此接合。

(附记2)一种固态摄像元件的制造方法，所述固态摄像元件具备在像素区域内排列的多个像素，所述制造方法具有：

(a)工序，准备第一半导体衬底，该第一半导体衬底具有第一主面及所述第一主面的相反侧的第一背面，并具备形成在所述第一主面的第一受光元件、覆盖所述第一主面的第一层间绝缘膜、和覆盖所述第一背面的第一绝缘膜；

(b)工序，准备第二半导体衬底，该第二半导体衬底具有第二主面及所述第二主面的相反侧的第二背面，并具备形成在所述第二主面附近的半导体元件、和覆盖所述第二主面的第二层间绝缘膜；

(c)工序，形成贯穿所述第一绝缘膜且与所述第一受光元件电连接的第一导电性连接部；

(d)工序，在所述第二层间绝缘膜的上表面形成了第一连接孔之后，在所述第一连接孔内形成与所述半导体元件电连接的第二导电性连接部；和

(e)工序，在所述(c)工序及所述(d)工序之后，将所述第一绝缘膜的下表面与所述第二层间绝缘膜的所述上表面彼此接合、并将所述第一导电性连接部的下表面与所述第二导电性连接部的上表面彼此接合，由此来层叠所述第一半导体衬底及所述第二半导体衬底，

所述多个像素各自具有所述第一受光元件。

(附记3)在(附记2)所述的固态摄像元件的制造方法中，

所述(a)工序具有：

(a2)工序，准备具备所述第一受光元件、和埋入形成于所述第一主面的槽内的元件隔离区域的所述第一半导体衬底；

(a3)工序，在所述第一主面上形成所述第一层间绝缘膜；

(a4)工序，形成贯穿所述第一层间绝缘膜及所述元件隔离区域的第三连接孔；

(a5)工序，在所述第三连接孔内埋入第三导电性连接部；

(a6)工序，在所述第三导电性连接部上形成将所述第三导电性连接部与所述第一受光元件电连接的第一布线；

(a7)工序，通过研磨所述第一背面而使所述第三导电性连接部及所述元件隔离区域露出；

(a8)工序，在所述(a7)工序之后形成覆盖所述第一背面的所述第一绝缘膜；和

(a9)工序，形成贯穿所述第一绝缘膜且与所述第三导电性连接部连接的所述第一导电性连接部。

(附记4)在(附记2)所述的固态摄像元件的制造方法中，

所述(a)工序具有：

(a2)工序，准备具备所述第一受光元件的所述第一半导体衬底；

(a3)工序，在所述第一主面上形成所述第一层间绝缘膜；

(a4)工序，形成贯穿所述第一层间绝缘膜及所述第一半导体衬底的第二连接孔；

(a5)工序，在所述第二连接孔内隔着第二绝缘膜埋入第四导电性连接部；

(a6)工序，在所述第四导电性连接部上形成将所述第四导电性连接部与所述第一受光元件电连接的第一布线；

(a7)工序，通过研磨所述第一背面而使所述第四导电性连接部及所述第二绝缘膜露出；

(a8)工序，在所述(a7)工序之后形成覆盖所述第一背面的所述第一绝缘膜；和

(a9)工序，形成贯穿所述第一绝缘膜且与所述第四导电性连接部连接的所述第一导电性连接部。

(附记5)在(附记4)所述的固态摄像元件的制造方法中，

还具有(a10)工序，在所述(a4)工序之后和在所述(a5)工序之前，向在所述第二连接孔内露出的所述第一半导体衬底的表面掺入p型杂质，由此形成p型半导体区域，

所述第一半导体衬底的导电类型是p型。

(附记6)在(附记4)所述的固态摄像元件的制造方法中，

还具有(a11)工序，在所述(a4)工序之后和在所述(a5)工序之前，形成覆盖所述第二连接孔的侧面的第三绝缘膜，

所述第三绝缘膜的介电常数比氮化硅的介电常数高。

附图标记说明

CR 外围电路区域

EI1～EI3 元件隔离区域

IF1～IF3 绝缘膜

IL1～IL3 层间绝缘膜

PER 像素区域

PD1～PD3 光电二极管

PG1～PG3 插塞

SB1～SB3 半导体衬底