一种基于纳米沟道阵列的薄势垒GaNSBD器件的制作方法

本公开涉及半导体器件技术领域，尤其涉及一种基于纳米沟道阵列的薄势垒GaN SBD器件。

背景技术：

研究结果表明，传统GaN SBD性能的提高存在以下明显弊端：一方面，低功函数肖特基阳极虽然可以降低开启电压，但其反向漏电流却较大；另一方面，高功函数肖特基阳极虽然可以减小关态泄漏电流、增加反向耐压，但却显著增大了开启电压和导通损耗。同时，厚势垒架构的GaN SBD 需要通过阳极刻蚀来减薄势垒层从而达到增强栅控降低漏电的要求，但却增加了阳极金属接触面的刻蚀损伤问题。

鉴于上述弊端，因此，亟需提供一种正向低损耗导通、反向有效截止的GaN SBD器件。

技术实现要素：

(一)要解决的技术问题

鉴于上述技术问题，本公开提供一种基于纳米沟道阵列的薄势垒GaN SBD器件，以至少部分解决以上所提出的技术问题。

(二)技术方案

根据本公开的一个方面，提供了一种基于纳米沟道阵列的薄势垒GaN SBD器件，包括：

衬底；

形成于所述衬底上的薄势垒Al(In，Ga)N/GaN异质结构；

形成于所述薄势垒Al(In，Ga)N/GaN异质结构非阳极区域上的SiNx 电荷恢复层；

形成于所述薄势垒Al(In，Ga)N/GaN异质结构阳极区域上的纳米沟道阵列结构；以及

形成于所述SiNx电荷恢复层通孔中的阴极金属和形成于所述纳米沟道阵列结构上的阳极金属。

在一些实施例中，所述薄势垒Al(In，Ga)N/GaN异质结构包括：形成于所述衬底上的GaN缓冲层以及形成于所述GaN缓冲层上的Al(In，Ga) N薄势垒层。

在一些实施例中，在所述薄势垒Al(In，Ga)N/GaN异质结构的所述 Al(In，Ga)N薄势垒层与所述GaN缓冲层之间产生二维电子气2DEG。

在一些实施例中，所述纳米沟道占空比小于50％，纳米沟道凹槽底部深度大于2DEG沟道深度，且两者深度差在30nm以上，所述阳极金属与所述2DEG沟道直接接触。

在一些实施例中，所述纳米沟道凹槽长边延伸方向平行于所述薄势垒 GaN SBD器件的阳极与阴极的连线方向。

在一些实施例中，采用LPCVD技术生长在Al(In，Ga)N薄势垒层上方生长SiNx电荷恢复层，LPCVD-SiNx电荷恢复层的厚度＜20nm，应力介于1GPa至5Gpa之间。

在一些实施例中，所述薄势垒Al(In，Ga)N/GaN异质结构是采用 MOCVD，MBE或HVPE技术再生长形成，所述薄势垒Al(In，Ga)N/GaN 异质结构中势垒层厚度介于3nm至6nm之间，Al组分不高于25％；所述阴极金属为Ti/Al/Ni/Au欧姆接触阴极金属，所述阳极金属为Ti/Au肖特基接触阳极金属。

(三)有益效果

从上述技术方案可以看出，本公开基于纳米沟道阵列的薄势垒GaN SBD器件至少具有以下有益效果其中之一：

(1)与传统平面型GaN SBD结构相比，本公开在保留顶部肖特基接触的同时引入侧壁阳极金属与2DEG沟道的直接接触。由于侧壁阳极金属与2DEG直接接触，侧壁二极管具有更低的势垒高度，电流优先在侧壁导通，这显著降低了二极管的开启门限和导通损耗，增加正向导通电流密度。

(2)与传统凹槽型GaN SBD结构相比，本公开纳米沟道的凹槽方向平行(非垂直)于阳极与阴极的连线，可以避免完全切断阳极与阴极之间的2DEG通道，从而提升导通电流密度；且不占用阳极与阴极之间的空间，可有效节省设计面积，提高集成度。

(3)薄势垒结构的GaN异质结结构中2DEG浓度较低，通过SiNx 电荷恢复层可提升至正常水平。当薄势垒结构的阳极区域去除电荷恢复层后沟道内2DEG将大幅降低。加上阳极区域引入纳米沟道阵列结构，可以从两侧壁进一步耗尽沟道内的2DEG，从而使器件的反向漏电流得到了显著降低。

(4)与混合阳极GaN SBD相比，本公开减少了阳极欧姆接触电极，进一步减小了器件尺寸，提高了集成度，降低了工艺成本。

附图说明

通过附图所示，本公开的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分，并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本公开的主旨。

图1为依据本公开实施例基于纳米沟道阵列的薄势垒GaN SBD器件的结构示意图。

图2-7为依据本公开实施例基于纳米沟道阵列的薄势垒GaN SBD器件的制备过程示意图。

图8-9为依据本公开实施例纳米沟道阵列的结构示意图(Wtrench为沟道凹槽宽度，Wfin为沟道凹槽侧部凸起宽度，Hfin为凸起/沟道凹槽深度)。

图10为依据本公开实施例基于纳米沟道阵列的薄势垒GaN SBD器件的制备方法流程图。

图11为依据本公开实施例图阳极金属与AlGaN材料之间的肖特基势垒高度示意图。

图12为依据本公开实施例SBD器件正向开启电压和正向工作电压曲线图。

<符号说明>

1-衬底、2-GaN缓冲层、3-Al(In，Ga)N薄势垒层、4-SiNx电荷恢复层、 5-纳米沟道阵列结构、6-阴极金属、7-阳极金属、8-二维电子气。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本公开的保护范围。

针对以上问题，本公开提出了一种基于纳米沟道阵列的薄势垒GaN SBD器件及其制备方法。薄势垒结构有效提升栅控能力，纳米沟道阵列可从三面耗尽2DEG沟道，同时侧壁低势垒的肖特基接触增加了低损耗电流通道，获得了兼具低关态泄露电流、低开启电压和高正向导通电流密度的 GaN SBD。

如图1所示，本公开基于纳米沟道阵列的薄势垒GaN SBD器件，包括：

衬底；

在所述衬底上的薄势垒Al(In，Ga)N/GaN异质结构；

在所述薄势垒Al(In，Ga)N/GaN异质结构非阳极区域上的SiNx电荷恢复层；

在所述薄势垒Al(In，Ga)N/GaN异质结构阳极区域上的纳米沟道阵列结构；以及

在所述SiNx电荷恢复层通孔中的阴极金属和在所述纳米沟道阵列结构上的阳极金属。

其中，所述薄势垒Al(In，Ga)N/GaN异质结构包括：在所述衬底上的GaN缓冲层以及在所述GaN缓冲层上的Al(In，Ga)N薄势垒层。

所述薄势垒Al(In，Ga)N/GaN异质结构可采用MOCVD，MBE或HVPE 方法再生长形成，但本公开并不限于此。优选的，所述薄势垒 Al(In，Ga)N/GaN异质结构中势垒层厚度介于3nm至6nm之间，Al组分不高于25％。

在所述薄势垒Al(In，Ga)N/GaN异质结构的所述Al(In，Ga)N薄势垒层与所述GaN缓冲层之间产生二维电子气2DEG。所述纳米沟道占空比小于50％；纳米沟道凹槽底部深度大于2DEG沟道深度，且两者深度差在 30nm以上；所述阳极金属与所述2DEG沟道直接接触(请结合图7和9 所示，纳米沟道中的阳极金属与2DEG沟道直接接触)。所述纳米沟道阵列结构的凹槽的长边(凹槽可为矩形凹槽，对应矩形凹槽的长边)延伸方向平行于所述薄势垒GaN SBD器件的阳极与阴极的连线方向。

具体的，所述SiNx电荷恢复层采用LPCVD技术生长在Al(In，Ga) N薄势垒层上方，所述LPCVD-SiNx电荷恢复层的厚度＜20nm，应力介于 1GPa至5Gpa之间。

所述阴极金属为Ti/Al/Ni/Au欧姆接触阴极金属，所述阳极金属为 Ni/Au肖特基接触阳极金属。肖特基接触金属必须覆盖阳极区域无SiNx(x 介于1.1～1.5之间)介质部分和纳米沟道的凹槽部分。

请参照图2-10所示，本公开基于纳米沟道阵列的薄势垒GaN SBD器件的制备方法主要包括以下步骤：

S1，形成薄势垒Al(In，Ga)N/GaN异质结构。具体的，所述步骤S1 包括以下子步骤：

S11，提供一衬底1；其中，所述衬底包括但不限于硅、碳化硅、蓝宝石衬底。

S12，在所述衬底上形成GaN缓冲层2；具体的，可采用MOCVD工艺形成GaN缓冲层。

S13，在所述GaN缓冲层上形成Al(In，Ga)N薄势垒层3，所述Al(In，Ga) N薄势垒层同所述GaN缓冲层形成了薄势垒Al(In，Ga)N/GaN异质结构；具体的，可利用金属有机化合物化学气相沉积法、分子束外延法或者氢化物气相外延法在所述GaN缓冲层上形成Al(In，Ga)N薄势垒层。

其中，优选的，所述薄势垒层的厚度为3nm至6nm，Al组分不高于 25％。在所述薄势垒Al(In，Ga)N/GaN异质结构的所述Al(In，Ga)N薄势垒层与所述GaN缓冲层之间产生二维电子气8(纵向自然耗尽异质结 2DEG(2D Electron Gas，2DEG))，其是由自发极化和压电极化效应产生，薄势垒能带与电场分布使得沟道内2DEG电子的来源受到抑制二维电子气。

S2，生长SiNx电荷恢复层4。具体的，在薄势垒Al(In，Ga)N/GaN 异质结构的Al(In，Ga)N薄势垒层上生长LPCVD-SiNx电荷恢复层，采用LPCVD技术生长在Al(In，Ga)N薄势垒层上方生长SiNx电荷恢复层。更具体而言，所述LPCVD-SiNx电荷恢复层的厚度＜20nm，应力介于1GPa 至5Gpa之间。

其中，电荷恢复层LPCVD-SiNx可以恢复异质结2DEG，2DEG浓度明显升高。

S3，去除非阳极区域上的SiNx电荷恢复层并制备阴极金属。具体的，所述步骤S3包括以下子步骤：

S31，去除所述薄势垒Al(In，Ga)N/GaN异质结构非阳极区域上的部分SiNx电荷恢复层，形成通孔；具体的，可通过干法和湿法结合的方式刻蚀去除非阳极区域上的部分SiNx电荷恢复层，在SiNx电荷恢复层上形成通孔。

S32，在SiNx电荷恢复层的通孔中制备欧姆接触类型的阴极金属 (Ti/Al/Ni/Au)6；具体的，可通过蒸发金属后高温合金制备欧姆接触阴极金属(Ti/Al/Ni/Au)。

S4，去除阳极区域上的SiNx电荷恢复层，形成纳米沟道阵列结构5，并制备阳极金属7。具体的，所述步骤S4包括以下子步骤：

S41，去除所述薄势垒Al(In，Ga)N/GaN异质结构阳极区域上的SiNx 电荷恢复层；

S42，在所述薄势垒Al(In，Ga)N/GaN异质结构阳极区域上形成纳米沟道阵列结构。纳米沟道阵列结构刻蚀：采用Cl基气体干法刻蚀工艺在阳极的介质开孔区域内刻蚀纳米沟道阵列，纳米沟道凹槽的长边延伸方向平行于二极管阳极与阴极的连线方向，由此可以避免完全切断2DEG通道，从而提升导通电流密度；且不占用阳极与阴极之间的空间，可有效节省设计面积，提高集成度。纳米沟道占空比(指宽/周期)小于50％， Hfin-HAlGaN＞30nm，纳米沟道凹槽深度需在2DEG分布层以下至少30nm，请结合图8-9所示。

S43，在阳极区域、纳米沟道阵列结构上采用电子束蒸发技术沉积肖特基接触阳极金属(Ni/Au)。肖特基接触金属覆盖阳极区域介质开孔部分和纳米沟道的凹槽部分。

所述基于纳米沟道阵列的薄势垒GaN SBD器件，阳极区域2DEG受到顶部阳极和侧壁阳极的三向耗尽作用，2DEG浓度极低。阳极外区域 2DEG受到LPCVD-SiNx电荷恢复层的调控作用，2DEG浓度较高。

图11显示了本公开SBD阳极金属与AlGaN(此处是以AlGaN为例进行说明)材料之间的肖特基势垒高度。从图中可以看出，顶部肖特基势垒高度较高，侧壁肖特基势垒高度较低，在正向开启时电流优先从侧壁导通。

图12中V(I＝1mA/mm)为正向开启电压，V(I＝100mA/mm)为正向工作电压。两条曲线对比说明本公开SBD具有更低开启电压0.66V、更低工作电压1.26V，更低反向泄漏电流2.4e-16mA/mm，且正向导通电流也明显提升。

本公开是针对传统平面型GaN肖特基势垒二极管(SBD)开启电压大、正向电流密度低以及反向漏电大等缺点而提出的一种新器件结构。该器件结构是在薄势垒GaN SBD阳极区域引入平行于阳极与阴极连线的纳米沟道阵列结构，在存在顶部阳极肖特基接触的同时，增加了侧壁阳极与2DEG 沟道的直接接触。纳米沟道阵列结构可从三个方向有效耗尽沟道内的 2DEG，结合薄势垒结构2DEG浓度很低的特点，显著降低二极管反向漏电流；同时，相比顶部的肖特基势垒高度，侧壁阳极与2DEG直接接触具有更低势垒，显著降低二极管的导通电压和损耗，从而增加正向导通电流密度；平行于阳极与阴极连线的纳米沟道阵列结构设计有效避免2DEG沟道全部切断的弊端，提升正向导通能力，且缩小器件尺寸提升集成度。

至此，已经结合附图对本公开实施例进行了详细描述。依据以上描述，本领域技术人员应当对本公开有了清楚的认识。

需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。

类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。