TVS半导体器件的制作方法

本实用新型整体涉及电子器件，并且更具体地讲，涉及TVS半导体器件。

背景技术：

过去，电子工业通常利用瞬态电压抑制器(TVS)来保护在器件之间通过连接件(诸如导线或电缆)互连的电子器件或电子设备。连接件可以是电源连接件或者在充电器和另一种器件(诸如手机)之间或在其他类型的设备或器件之间的导线，或者连接件可以是在两件设备或器件之间(诸如在两台计算机，或相机和计算机，或手机和计算机等之间)的数据线或数据连接件。

TVS器件通常作为齐纳二极管实现，该齐纳二极管连接在连接件(诸如在导线或电缆之间)和公共返回电压(诸如地电压或其他公共参考电压)之间。在一些应用中，TVS器件没有足够低的钳位电压来充分保护电子器件或设备。另外，在一些应用中，设备或器件可经受足够高以损坏TVS器件的瞬态电压。

因此，期望具有这样的TVS器件，该TVS器件具有较低的钳位电压，或者可经受住较大的瞬态事件或其电压。

技术实现要素：

一方面，提供一种TVS半导体器件，包括：所述TVS半导体器件的第一端子，所述第一端子被配置为耦接到数据线或公共线中的一个；所述TVS半导体器件的第二端子，所述第二端子被配置为耦接到所述数据线或所述公共线中的不同一个；P-N二极管，所述P-N二极管具有耦接到所述第二端子的阳极，并且具有耦接到所述第一端子的阴极；和双极型晶体管，所述双极型晶体管具有耦接到所述第一端子的第一载流电极，耦接到所述第二端子的第二载流电极，以及浮置并且不直接耦接到电位的基极电极。

另一方面，提供一种TVS半导体器件，包括：具有第一掺杂浓度的第一导电类型的半导体衬底，所述半导体衬底连接到所述TVS半导体器件的第一端子，所述半导体衬底形成双极型晶体管的第一载流电极；具有小于所述第一掺杂浓度的第二掺杂浓度的第二导电类型的第一半导体区域；围绕所述第一半导体区域的第一部分的第一隔离结构，其中在所述半导体衬底和所述第一半导体区域的所述第一部分之间的界面形成P-N二极管；围绕所述第一半导体区域的第二部分并且将所述第一半导体区域的所述第二部分与所述第一半导体区域的所述第一部分隔离的第二隔离结构，所述第一半导体区域的所述第二部分形成所述双极型晶体管的基极区域；和形成在所述第一半导体区域和所述第二半导体区域的所述第二部分中的所述第一导电类型的第二半导体区域，所述第二半导体区域通常连接到所述第一半导体区域的所述第二部分并且连接到所述TVS半导体器件的第二端子，所述第二半导体区域形成所述双极型晶体管的第二载流电极。

又一方面，提供一种TVS半导体器件，包括：并联连接在双极型晶体管的集电极和发射极之间的P-N二极管，其中所述双极型晶体管的基极浮置并且不直接连接到所述双极型晶体管的外部；其中，所述P-N二极管的反向击穿电压大于所述双极型晶体管的开路基极集电极到发射极击穿电压(Bveco)。

附图说明

图1示意性地示出根据本实用新型的系统的一部分的实施方案的示例，该系统包括TVS；

图2示出根据本实用新型的图1的TVS的一部分的实施方案的示例的放大平面图；

图3示出根据本实用新型的图2的TVS的放大剖视图；

图4示意性地示出根据本实用新型的另一个TVS的一部分的实施方案的示例，该TVS可以是图1-图3的TVS的替代实施方案；

图5示出根据本实用新型的图4的TVS的一部分的实施方案的示例的放大剖视图；

图6示出根据本实用新型的另一个TVS的一部分的实施方案的示例的放大剖视图，该TVS可具有可作为图1-图5中的任一个的TVS的替代实施方案的实施方案；并且

图7示出根据本实用新型的另一个TVS的一部分的实施方案的示例的放大剖视图，该TVS可具有可作为图1-图6中的任一个的TVS的替代实施方案的实施方案。

为使图示清晰且简明，图中的元件未必按比例绘制，一些元件可能为了进行示意性的说明而被夸大，而且除非另外规定，否则不同图中的相同参考标号指示相同的元件。此外，为使描述简单，可省略公知步骤和元件的描述和细节。如本文所用，载流元件或载流电极意指器件的载送通过器件的电流的元件，诸如MOS晶体管的源极或漏极或者双极型晶体管的发射极或集电极或者二极管的阴极或阳极，而控制元件或控制电极意指器件的控制通过器件的电流的元件，诸如MOS晶体管的栅极或者双极型晶体管的基极。另外，一个载流元件可载送沿一个方向通过器件的电流，诸如载送进入器件的电流，而第二载流元件可载送沿相反方向通过器件的电流，诸如载送离开器件的电流。尽管器件在本文中可以被描述为某些N沟道或P沟道器件或者某些N型或P型掺杂区，但本领域的普通技术人员将理解，根据本实用新型的互补器件也是可以的。本领域的普通技术人员理解，导电类型是指通过其发生传导的机制，诸如通过孔或电子传导，因此，导电类型不是指掺杂浓度而是指掺杂类型，诸如P型或N型。本领域的技术人员应当理解，本文所用的与电路操作相关的术语“在…期间”、“在…同时”和“当…时”并不确切地意指称某个动作在引发动作后立即发生，而是指在初始动作所引发的反应之间可能存在一些较小但合理的延迟，诸如各种传播延迟。另外，术语“在…同时”意指某个动作至少在引发动作持续过程中的一段时间内发生。词语“大概”或“基本上”的使用意指元件的值具有预期接近陈述值或位置的参数。然而，如本领域所熟知，始终存在妨碍值或位置确切地为陈述值或位置的微小差异。本领域公认的是，高达至少百分之十(10％)(并且对于包括半导体掺杂浓度的一些元件，高达百分之二十(20％))的偏差是与确切如所述的理想目标相差的合理偏差。在关于信号状态使用时，术语“生效”意指信号的有效状态，而术语“失效”意指信号的无效状态。信号的实际电压值或逻辑状态(诸如“1”或“0”)取决于使用的是正逻辑还是负逻辑。因此，如果使用的是正逻辑，则高电压或高逻辑可生效，如果使用的是负逻辑，则低电压或低逻辑可生效；而如果使用的是正逻辑，则低电压或低状态可失效，如果使用的是负逻辑，则高电压或高逻辑可失效。在本文中，使用正逻辑约定，但本领域的技术人员理解，也可以使用负逻辑约定。权利要求书和/或具体实施方式中的术语“第一”、“第二”、“第三”等(如用在元件名称的一部分中)用于区分在类似元件之间，并且不一定描述时间上、空间上、等级上或任何其他方式的顺序。应当理解，如此使用的术语在适当情况下可互换，并且本文所述的实施方案能够以除本文所述或举例说明外的其他顺序来操作。提到“一个实施方案”，意味着结合该实施方案描述的特定的特征、结构或特性包括在本实用新型的至少一个实施方案中。因此，在本说明书通篇内的不同位置出现的短语“在一个实施方案中”，不一定都指同一个实施方案，但在某些情况下，有可能指同一个实施方案。此外，如本领域的普通技术人员所清楚的，在一个或多个实施方案中，具体特征、结构或特性可以任何合适的方式结合。为了附图清楚显示，器件结构的掺杂区域被示出为具有大致直线的边缘和精确角度的拐角。然而，本领域的技术人员理解，由于掺杂物的扩散和激活，掺杂区域的边缘通常可不为直线并且拐角可不为精确角度。

另外，本说明书示出了一种蜂窝式设计来代替单体设计(在该蜂窝式设计中，体区是多个蜂窝区)，(在单体设计中，体区由以细长图案，通常以蜿蜒图案形成的单个区域构成)。然而，本说明书旨在应用于蜂窝式实现方式和单个基底实现方式两者。

下文将适当举例说明并描述的实施方案可缺少本文未具体公开的任何元件，并且/或者可在缺少本文未具体公开的任何元件的情况下实施。

具体实施方式

图1示意性地示出系统10的一部分的实施方案的示例，该系统具有提供在两个电子器件12和13之间的电连接的连接件11，诸如导体或多个导体。系统10包括瞬态电压抑制器(TVS)20，该瞬态电压抑制器具有低正向或正钳位电压。TVS 20具有可连接到连接件11的I/O端子21，以及可连接到公共返回电压(诸如例如地电压或其他公共返回电压)的公共端子22。TVS 20包括具有连接到端子22的阳极和连接到端子21的阴极的P-N或结型二极管25。TVS 20还包括双极型晶体管26并且具有与晶体管26并联连接的二极管25。在实施方案中，二极管25可被连接在晶体管26的集电极和发射极之间。实施方案可包括晶体管26可以是NPN型晶体管，但是如下文将进一步看到的，在其他实施方案中可以是PNP型晶体管。晶体管26可被配置为使得晶体管26的集电极直接连接到二极管25的阴极，并且发射极直接连接到二极管25的阳极。晶体管26被配置为使晶体管26的基极电极或基极连接件或基极区域浮置并且不直接连接到任何元件或电压，诸如例如不连接到TVS 20外部或者另选地晶体管26外部的电位。

晶体管26的实施方案可被配置为具有小于二极管25的反向击穿电压的开路基极集电极-发射极击穿电压(BVeco)。二极管25的实施方案具有基本上为P-N结正向电压的正向电压。在示例性实施方案中，P-N二极管正向电压可接近约0.7V。

TVS 20可被配置为使得连接件11上的信号或电压的正常操作电压或工作电压小于TVS 20的正或正向钳位电压。因此，对于工作电压的范围，TVS 20不接通或将连接件11钳位到一定电压。本领域技术人员将理解，TVS 20具有正钳位电压，在该钳位电压下，TVS 20开始从端子21通过TVS 20向端子22传导电流15。对于电流15的低值，诸如例如小于几毫安(例如小于10-100ma)的值，TVS 20将端子21保持到该钳位电压。随着电流增加，钳位电压也可略微增加，但仍然小于现有TVS器件的钳位电压(当两者在相同的电流值下比较时)。

如果正电压被施加到连接件11，使得连接件11的电压相对于施加到端子22的公共电压为正并且大于TVS 20的正钳位电压，或者另选地大于晶体管26的BVeco电压，(如参考端子22)，则晶体管26接通并且电流15从端子21通过晶体管26从集电极流到发射极并且流出端子22。在实施方案中，晶体管26的BVeco电压可形成TVS 20的正钳位电压。如果电流继续增加，则二极管25也可能最终击穿并传导瞬态电流中的一些。如果负电压被施加到连接件11，使得连接件11的电压小于施加到端子22的公共电压并且小的量(在幅值上)大于TVS 20的负钳位电压，则电流16从端子22通过二极管25流到端子21并且流到施加到连接件11的电压。实施方案可包括二极管25的正向电压形成TVS 20的反向或负钳位电压。如果电流16继续增加，则钳位电压也可增加。在较高的电流值下，晶体管26也可击穿，诸如BVceo击穿，并且电流16中的一些也可通过晶体管26从发射极流到集电极。

图2示出TVS 20的一部分的实施方案的示例的放大平面图。

图3示出沿着图2的横截面线3-3的TVS 20的放大剖视图。该描述参考了图1至图3。

TVS 20形成在半导体衬底30上。半导体区域31形成在衬底30的第一表面上。区域31可通过外延方法形成，或者可以是衬底30的掺杂区域，或者可具有其他实施方案。区域31可形成为具有形成距离32的厚度，使得区域31的与衬底30相对的第一表面与衬底30的表面间隔开距离32。隔离结构35被形成为围绕区域31的由虚线框以一般方式示出的部分37。结构35将部分37与区域31的其他部分电隔离，并且防止横向电流通过区域31从部分37横向流到区域31的其他部分。结构35可以形成为从区域31的第一表面延伸穿过区域31并且至少接触或者另选地延伸到衬底30中的沟槽。结构35可形成为氧化物填充的沟槽或具有氧化物衬里的沟槽或其他各种实施方案，它们提供在部分37与区域31的其他部分之间的电隔离。半导体区域34可形成在部分37内以从区域31的表面延伸一定距离进入区域31。在实施方案中，区域34可以是为部分37提供低电阻接触的接触区域，因此区域34可以具有与区域31相同的导电类型并且可具有较高的掺杂浓度。在实施方案中，在区域31的部分37和衬底30的下面部分之间的界面可用于形成二极管25。实施方案可包括衬底30可形成二极管25的阴极，并且区域31的部分37可形成二极管25的阳极。在实施方案中，二极管25的反向击穿电压由衬底30的掺杂浓度和部分37的掺杂浓度控制。在实施方案中，区域31具有低于衬底30的掺杂浓度。二极管25和晶体管26的实施方案均可使用在衬底30和区域31之间形成的P-N结，这有助于将晶体管26的正击穿电压形成为小于二极管25的反向击穿电压。

另一个隔离结构47可被形成为围绕区域31的第二部分，诸如例如在区域31的在结构35和结构47之间的部分。结构47可与结构35类似地形成。TVS20的实施方案可包括晶体管26可形成在区域31的第二部分内。第二半导体区域39可形成在区域31的第二部分内，并且可从区域31的第一表面延伸距离40进入区域31的第二部分。区域39的最大偏移通常与衬底30的表面间隔开距离38，使得区域31的部分位于区域39之下并且将区域39与衬底30分离。另一个半导体区域41可形成在区域39内并且从区域31的第一表面延伸小于距离40的距离进入区域39。实施方案可包括区域41可被形成为在区域39和导体之间提供低电阻电连接，因此可具有比区域39更高的掺杂浓度。在实施方案中，衬底30的与区域31的第二部分电接触的部分可形成晶体管26的集电极，区域39可形成晶体管26的发射极，并且区域31的位于区域39之下的至少一部分可形成晶体管26的基极、或基极的一部分。

TVS 20还可以包括任选的表面反转防止区域43和44，它们形成在区域31的第二部分内并且从区域31的第一表面延伸小于距离40的距离进入区域31。任选区域43和44与区域39横向间隔开，使得区域39被定位在区域43和44之间。区域43和44具有与区域31相同的导电类型，但是具有较高的掺杂浓度。区域43和44是浮置的并且不连接到TVS 20外部的电位或电压源。区域43和44有助于防止在区域31的表面处的反转。

导体52可被形成为物理和电连接到区域34和39(通过区域41)以提供在晶体管26和二极管25之间的电连接。在实施方案中，导体52提供在二极管25的阳极和晶体管26的发射极之间的电连接。导体52可被连接到端子22。导体55可形成在衬底30的第二表面的至少一部分上以提供到衬底30的电连接，并且可形成到二极管25的阴极以及到晶体管26的集电极的电连接。导体55可被连接到端子21。

绝缘体50可形成在区域31的表面上，其中绝缘体50中的开口覆盖在区域34和41上面以允许到导体52的电连接。在一些实施方案中，另一个绝缘体53可被形成为覆盖在绝缘体50以及导体52的至少边缘上面以提供进一步的电绝缘。

参见图2，TVS 20被示出为没有导体52以及绝缘体50和53，以示出TVS20的掺杂区域中的至少一些的拓扑的示例。在实施方案中，区域39、41、43-44以及结构35和47被形成为多连接域，其中区域34定位在域之一的大致中心附近。本领域技术人员将理解，“多连接拓扑”或“多连接”意指一类连接形状或域，该形状或域具有穿过该形状的开口或孔，诸如例如具有穿过圆环中间的圆环孔的圆环。尽管域的形状的周边被图示为圆形，但域可具有各种其他形状，诸如正方形、椭圆形、矩形或不规则形状或任何其他形状。

返回参见图3，可调整区域31的掺杂浓度以及距离32以提供TVS 20的正向击穿电压的期望值，或者另选地晶体管26的BVeco或TVS 20的正钳位电压的期望值。实施方案可包括距离32可被选择为使得距离38足够大，以使得在正瞬态事件期间形成的耗尽区不延伸到与衬底30相交。

在一个示例性实施方案中，TVS 20可被形成为在低电流电平下具有高达四点五伏特(4.5V)的工作电压和约五点五伏特(5.5V)的正钳位电压。在该示例性实施方案中，衬底30可具有N型导电性，区域31可具有P型导电性，区域39和41可具有N型导电性，并且区域34、43和44可具有P型导电性。衬底30可具有大于区域31、39或41中的任一个高掺杂浓度。在示例性实施方案中，区域31的掺杂浓度可被设置为特定值，并且距离32可被改变以为TVS 20提供不同的正钳位电压。例如，为了提供约五点五伏特(5.5V)的正钳位电压，区域39可被形成为具有约1E17至约1E18个原子/cm³(并且优选地可为约5E17个原子/cm³)的掺杂浓度，区域31可具有在约1E17至约1E18个原子/cm³的范围内(并且优选地可为约1E18个原子/cm³)的P型掺杂浓度，距离32可被形成为约六微米(6μ)至约八微米(8μ)，并且优选地可为约七微米(7μ)。

在另一个示例性实施方案中，工作电压可为约六伏特(6V)，并且TVS 20的正钳位电压可被选择为约七伏特(7V)。TVS 20的所有区域的掺杂浓度可保持基本上与先前示例中相同，并且只有距离32的值可增加到在约十一微米(11μ)至约十三微米(13μ)的范围内，或者可优选地为约十二微米(12μ)。

图4示意性地示出TVS 120的一部分的实施方案的示例，该TVS 120可具有可作为TVS 20的替代实施方案的实施方案。TVS 120基本上与TVS 20相同，不同之处在于晶体管126是PNP型晶体管，而不是NPN型晶体管。二极管125基本上与二极管25相同，不同之处在于二极管125并联连接在晶体管126的发射极和集电极之间。晶体管126的基极在与晶体管26的基极基本上相同的条件下浮置。

图5示出TVS 120的一部分的实施方案的示例的放大剖视图。该描述参考了图1至图5。TVS 120基本上与TVS 20相同，不同之处在于TVS 120的所有区域和元件的导电类型是与TVS 20的对应元件和区域相反的导电类型。在TVS 120的实施方案中，衬底30可为P型，区域31、34、43和44可具有N型导电性，并且区域39和41可具有P型导电性。由于TVS 120的P型部分中孔的较低迁移率，对于相同值的距离32，TVS 120的正钳位电压可高于TVS 20的正钳位电压。晶体管126的BVeco也可以更高。

在一个示例性实施方案中，TVS 120被形成为在低电流电平下以约二十六点五伏特(26.5V)的工作电压操作，并且具有约三十伏特(30V)的正钳位电压。对于该示例，区域31可具有约1E16个原子/cm³至约5E16个原子/cm³，并且优选地为约3E16个原子/cm³的掺杂浓度，并且区域39可具有约1E17至约1E18个原子/cm³的掺杂浓度。在该示例性实施方案中，距离32可被形成为约二十三微米(23μ)至约二十五微米(25μ)，并且可优选地为约二十四微米(24μ)。距离38可被形成为约十五微米至约十九微米(15μ-19μ)。

图6示出TVS 138的一部分的实施方案的示例的放大剖视图，该TVS 138可具有可作为TVS 20或TVS 120中任一个的替代实施方案的实施方案。TVS 138包括深导体140，该深导体被形成为与衬底30进行电连接并且还延伸到TVS 138的顶部表面上，诸如例如在绝缘体50的顶部上。这便于将端子21和22两者连接到TVS 138的顶部表面，而不是将端子中的一个连接到衬底30的底部表面或第二表面。

对于其中TVS 138可以是具有导体140的TVS 20的示例性实施方案，导体140形成到衬底30的电连接，从而形成到晶体管26的集电极以及到二极管25的阴极的电连接。因此，TVS 138不再需要导体55(图3)来在衬底30的底部表面上形成连接。但是在一些任选实施方案中，导体55也可被保留。导体140允许在TVS的顶部表面上形成到衬底30的连接，如由TVS 138所示。因此，端子21和22两者可被连接到TVS 138的顶部表面。这便于以芯片尺寸封装来封装具有导体140的TVS，该芯片尺寸封装仅允许到半导体器件的一个表面的连接。在图6中对端子21(22)和22(21)以及导体52/130的参考示出，在作为TVS 20的替代物的TVS 138的示例性实施方案中，导体将是导体52并且被连接到端子21，并且导体140将被连接到端子22。然而，在作为TVS 120的示例的TVS 138的替代实施方案中，顶部导体将是导体130而不是导体52并且将被连接到端子22，并且导体140将被连接到端子21。

图7示出TVS 150的一部分的实施方案的示例的剖视图，该TVS 150也可为TVS 20或TVS 120中任一个的替代实施方案。TVS 150被形成为使得二极管25(或者另选地二极管125)被形成为横向二极管，而不是竖直二极管。因此，隔离结构35围绕区域31的大于部分37的部分157，该部分157由虚线框以一般方式示出。区域34形成在部分157内。TVS 150还包括也形成在部分157中的半导体区域154。区域154从区域31的表面延伸一定距离进入区域31。区域154被形成为具有与区域34相反的导电类型，使得区域154以及区域31的部分157形成用于与TVS器件的晶体管并联连接的二极管的P-N结。在一个实施方案中，二极管可为TVS 20的二极管25，或在另一个实施方案中可为TVS 120的二极管125。在实施方案中，晶体管26或者另选地126可以不形成为多连接域，而是可形成有其他拓扑。例如，可被形成为条带或具有矩形或正方形拓扑或具有其他几何拓扑。在实施方案中，结构47也可以不形成为多连接域，而是可被形成为围绕区域31的其中可形成晶体管26或126的部分。

TVS 150还可任选地包括类似于导体140的深导体156。然而，导体156不仅与衬底30进行电接触，而且还与区域154进行电接触，以提供到二极管25的阳极或者另选地到二极管125的阳极的电连接。这便于以芯片尺寸封装来封装TVS 150，该芯片尺寸封装仅允许到半导体器件的一个表面的连接。

根据所有前述内容，本领域的技术人员将理解，TVS半导体器件的实施方案的示例可包括：

TVS半导体器件的第一端子，诸如例如I/O端子21，该第一端子被配置为耦接到数据线或公共线中的一个；

TVS半导体器件的第二端子，诸如例如公共端子22，该第二端子被配置为耦接到数据线或公共线中的不同一个；

P-N二极管，诸如例如二极管25或125，该P-N二极管具有耦接到第二端子)的阳极，并且具有耦接到第一端子的阴极；以及

双极型晶体管，诸如例如晶体管26或126，该双极型晶体管具有耦接到第一端子的第一载流电极，耦接到第二端子的第二载流电极，以及浮置并且不直接耦接到电位的基极电极。

实施方案可包括双极型晶体管可以是NPN型晶体管，该NPN型晶体管具有直接连接到阴极和第一端子两者的集电极，并且具有直接连接到阳极的发射极。

在实施方案中，双极型晶体管可以是PNP型晶体管，该PNP型晶体管具有直接连接到阳极和第二端子两者的集电极，并且具有直接连接到阴极的发射极。

另一个实施方案可包括TVS半导体器件可形成在不具有其他有源电路元件的半导体衬底上。

在实施方案中，TVS半导体器件可形成在第一导电类型的半导体衬底上，该半导体衬底具有形成在半导体衬底上的第二导电类型的第一半导体区域；以及

围绕第一半导体区域的第一部分的第一隔离结构，其中在第一部分和半导体衬底之间的界面形成P-N二极管。

另一个实施方案可包括围绕第一半导体区域的第二部分的第二隔离结构；

形成在第一半导体区域的第二部分内的第一导电类型的第二半导体区域；以及

形成在第二半导体区域内的第二导电类型的第三半导体区域，其中半导体衬底形成双极型晶体管的集电极区域，第一半导体区域的第二部分形成双极型晶体管的基极电极，并且第三半导体区域形成双极型晶体管的发射极区域。

在实施方案中，P-N二极管的击穿电压可大于双极型晶体管的开路基极集电极到发射极击穿电压(BVeco)。

本领域的技术人员还将理解，TVS半导体器件的实施方案的示例可包括：

具有第一掺杂浓度的第一导电类型的半导体衬底，该半导体衬底连接到TVS半导体器件的第一端子(例如，端子21或22中的一个)，半导体衬底形成双极型晶体管的第一载流电极；

具有小于第一掺杂浓度的第二掺杂浓度的第二导电类型的第一半导体区域，诸如例如区域31；

围绕第一半导体区域的第一部分(诸如例如部分37的)第一隔离结构，诸如例如区域结构35，其中在半导体衬底与第一半导体区域的第一部分之间的界面形成P-N二极管；

围绕第一半导体区域的第二部分并且将第一半导体区域的第二部分与第一半导体区域的第一部分隔离的第二隔离结构，诸如例如结构47，第一半导体区域的第二部分形成双极型晶体管的基极区域；以及

形成在第一半导体区域和第二半导体区域的第二部分中的第一导电类型的第二半导体区域，诸如例如区域39，该第二半导体区域通常连接到第一半导体区域的第二部分并且连接到TVS半导体器件的第二端子(诸如例如端子22或21中的一个)，第二半导体区域形成双极型晶体管的第二载流电极。

另一个实施方案可包括TVS半导体器件不具有齐纳二极管。

实施方案还可包括形成在第二半导体区域内的第二导电类型的第三半导体区域，诸如例如区域41。

另一个实施方案可包括P-N二极管可并联连接在双极型晶体管的集电极和发射极之间，并且其中双极型晶体管的基极不直接连接到电位。

TVS半导体器件还可具有这样的实施方案，该实施方案可包括接触沟槽，该接触沟槽在第二隔离结构外部，并且从第一半导体区域的表面延伸穿过第一半导体区域，并且暴露半导体衬底的一部分；以及

在半导体衬底的暴露部分上的导体，该导体沿着第一半导体区域的暴露部分延伸并且电接触第一半导体区域的第一部分。

在实施方案中，第二导电类型可以是P型，第二掺杂浓度介于约1E17和约1E18之间，并且第一半导体区域的厚度大于在操作期间形成的耗尽区的深度。

实施方案可包括第二导电类型是P型，第二掺杂浓度介于约3E15和约3E16之间，并且第一半导体区域的厚度不小于约二十微米。

另一个实施方案可包括第二导电类型是N型，第二掺杂浓度介于约1E17和约1E18之间，并且第一半导体区域的厚度大于在TVS的操作期间形成的耗尽区的深度。

本领域的技术人员将理解，形成TVS半导体器件的方法的实施方案的示例可包括：

形成并联连接在双极型晶体管的集电极和发射极之间的P-N二极管，其中双极型晶体管的基极浮置并且不直接连接到双极型晶体管的外部；

将P-N二极管的反向击穿电压形成为大于双极型晶体管的开路基极集电极到发射极击穿电压。

该方法的实施方案还可包括形成P-N二极管的通常连接到双极型晶体管的第一载流电极并且连接到TVS半导体器件的第一端子的阳极，以及形成P-N二极管的通常连接到双极型晶体管的第二载流电极并且连接到TVS半导体器件的第二端子的阴极。

该方法的另一个实施方案可包括形成P-N二极管的通常连接到双极型晶体管的发射极并且连接到TVS半导体器件的第一端子的阳极，以及形成P-N二极管的通常连接到双极型晶体管的集电极并且连接到TVS半导体器件的第二端子的阴极。

实施方案还可包括提供半导体衬底；

在半导体衬底上形成P-N二极管和双极型晶体管，以及

在半导体衬底上形成并联连接在对应的两个或更多个其他双极型晶体管的集电极和发射极之间的两个或更多个其他P-N二极管，其中两个或更多个其他双极型晶体管中的每个的基极浮置并且不直接连接到两个或更多个其他双极型晶体管的外部。

另一个实施方案还可包括在覆盖在第二导电类型的衬底上面的具有第一导电类型的半导体区域中形成P-N二极管和双极型晶体管，P-N二极管形成在半导体区域的第一部分中，并且双极型晶体管形成在与第一半导体区域的第一部分隔离的第一半导体区域的第二部分中。

本领域的技术人员将理解，TVS半导体器件可包括：

并联连接在双极型晶体管的集电极和发射极之间的P-N二极管，其中双极型晶体管的基极浮置并且不直接连接到双极型晶体管的外部；

其中P-N二极管的反向击穿电压大于双极型晶体管的开路基极集电极到发射极击穿电压(BVeco)。

另一个实施方案还可包括半导体衬底；

设置在半导体衬底上的P-N二极管和双极型晶体管，以及

设置在半导体衬底上并且并联连接在两个或更多个其他对应双极型晶体管的集电极和发射极之间的两个或更多个其他P-N二极管，其中两个或更多个其他双极型晶体管中的每个的基极浮置并且不直接连接到两个或更多个其他双极型晶体管的外部。

实施方案可包括P-N二极管和双极型晶体管，该P-N二极管和双极型晶体管被设置在具有第一导电类型的半导体区域中，该半导体区域覆盖在第二导电类型的衬底上面，P-N二极管形成在半导体区域的第一部分中，并且双极型晶体管形成在与第一半导体区域的第一部分隔离的第一半导体区域的第二部分中。

鉴于上述全部内容，很明显公开了一种新颖的器件和方法。除其他特征外，还包括与双极型晶体管并联形成P-N二极管，其中双极型晶体管的BVeco电压小于P-N二极管的反向击穿电压。这便于将TVS形成为具有由双极型晶体管控制的正钳位电压(诸如例如双极型晶体管的BVeco)，并且还允许TVS具有由P-N二极管的正向电压控制的反向或负击穿电压。在附加替代实施方案中，将P-N二极管形成在半导体衬底上以及在半导体区域的第一隔离部分中，并且将双极型晶体管形成在半导体衬底上以及在半导体区域的第二隔离部分中便于限制来自正瞬态事件的电流流过双极型晶体管。隔离有助于将TVS 20的正钳位电压形成为基本上由晶体管26的正击穿电压控制，并且将TVS 20的负钳位电压形成为基本上由二极管25的正向电压控制。在具有任一极性的高电流瞬态事件期间，晶体管26和二极管25两者的同时导通有助于减小TVS 20的导通电阻，这有助于使高电流操作的钳位电压最小化。在实施方案中，TVS 20可具有正钳位电压(在给定电流下)，该正钳位电压可为现有TVS器件的钳位电压的约一半。由于TVS 20的实施方案形成为使得晶体管26在工作电压范围内不导通，所以TVS 20具有比现有TVS器件更低的泄漏电流。

虽然通过特定优选的实施方案和示例性实施方案描述了本说明书的主题，但本说明书的前述附图和描述仅仅描绘了主题的实施方案的典型非限制性示例，因此并不将前述附图和描述视为限制其范围，对本领域技术人员而言，许多备选方案和变型都将是显而易见的。如本领域技术人员将理解的，TVS 20和120的示例性形式被用作载体来解释形成TVS的方法的示例。

本领域技术人员将理解，虽然仅一个TVS被示出为形成在衬底30上(诸如例如仅一个TVS 20或120或138或150)，但器件可包括形成在衬底30上并且通过隔离结构(诸如例如结构35和47)彼此隔离的多种型式的TVS。例如，实施方案可包括连接器11可包括多条导线，并且每条导线可能需要由TVS器件保护。在这样的系统中，具有多个TVS的器件可具有连接到单独导线中的每条的单独TVS I/O端子。在实施方案中，多个TVS可全部具有由衬底30形成的公共连接。例如，每个多个TVS 20可具有多个二极管25，其中所有阴极通常连接在一起。类似地，每个多个TVS 120可具有多个二极管125，其中所有阳极通常连接在一起。

如下文的诸项权利要求所反映，本实用新型的各方面具有的特征可少于前文公开的单个实施方案的所有特征。所以，下文表述的诸项权利要求特此明确地并入具体实施方式中，且每项权利要求本身都代表本实用新型的独立实施方案。此外，尽管本文描述的一些实施方案包含其他实施方案中包含的一些特征，却未包含其中包含的其他特征，但本领域技术人员应当理解，不同实施方案的特征的组合意在属于本实用新型的范围，而且意在形成不同的实施方案。