技术总结
本实用新型提供一种半导体结构，包括：半导体衬底；浅沟槽隔离结构，位于所述半导体衬底内，以隔离出多个间隔排布的有源区；若干埋入式栅极结构，位于所述有源区内，所述埋入式栅极结构具有第一掺杂区和第二掺杂区；位线结构，位于所述第一掺杂区上方；电容接触节点结构，位于所述第二掺杂区上方；绝缘结构，位于所述浅沟槽隔离结构上方，用以隔离相邻所述电容接触节点结构。应用本实用新型实施例，提高电容接触节点结构制作的良率，从而避免了现有技术中蚀刻存储节点之间较厚的多晶硅层，导致刻蚀后的图形容易产生偏差，从而影响电路的导电特性的问题。
技术研发人员：吴公一;陈龙阳
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2018.09.30
技术公布日：2019.06.25