半导体封装件的制作方法

本申请要求于2018年6月22日在韩国知识产权局提交的第10-2018-0071968号韩国专利申请的优先权的权益，该韩国专利申请的全部内容通过引用包含于此。

本公开涉及一种半导体封装件。

背景技术：

近年来，已积极地研究了用于实现轻量化和简单化产品的封装技术，但是在制造工艺或使用环境中的热循环或冲击可靠性是重要的。

具体地，在不同材料之间的接触点处会集中引起这种可靠性问题。典型的是发生在诸如导电凸块的电连接结构中以及在电连接结构周围的裂纹，并且这种裂纹会扩展到配备有重新分布层的连接构件，这会严重降低半导体封装件的可靠性。

技术实现要素：

本公开的一方面提供了一种能够减少由电连接结构中和/或凸块下金属(ubm)层周围的裂纹引起的可靠性降低的半导体封装件。

根据本公开的一方面，一种半导体封装件包括：连接构件，具有彼此相对的第一表面和第二表面，并且包括位于所述第二表面上的多个连接焊盘和连接到所述多个连接焊盘的重新分布层；半导体芯片，设置在所述连接构件的所述第一表面上，并具有连接到所述重新分布层的连接电极；包封剂，设置在所述连接构件的所述第一表面上并密封所述半导体芯片；钝化层，设置在所述连接构件的所述第二表面上；多个凸块下金属(ubm)焊盘，设置在所述钝化层上；多个ubm过孔，穿过所述钝化层并将所述多个ubm焊盘分别连接到所述多个连接焊盘；以及多个电连接结构，分别设置在所述多个ubm焊盘上。所述多个ubm焊盘包括：第一ubm焊盘，位于在所述半导体芯片和所述连接构件的堆叠方向上与所述半导体芯片重叠的区域中；以及第二ubm焊盘，位于重叠的区域外部，所述多个连接焊盘包括与所述第一ubm焊盘关联的第一连接焊盘和与所述第二ubm焊盘关联的第二连接焊盘，并且在所述堆叠方向上叠置关联的第一ubm焊盘，所述第一连接焊盘具有比关联的第一ubm焊盘的面积大的面积，并且具有比所述第二连接焊盘的面积大的面积。

根据本公开的一方面，一种半导体封装件包括：连接构件，具有彼此相对的第一表面和第二表面，并且包括位于所述第二表面上的多个连接焊盘和连接到所述多个连接焊盘的重新分布层；半导体芯片，设置在所述连接构件的所述第一表面上，并具有连接到所述重新分布层的连接电极；包封剂，设置在所述连接构件的所述第一表面上并密封所述半导体芯片；绝缘层，设置在所述连接构件的所述第二表面上；多个ubm层，设置在所述绝缘层上并电连接到所述连接焊盘；以及多个电连接结构，分别设置在所述多个ubm层上。所述多个连接焊盘中的每个具有比关联的ubm层的面积大的面积，且关联的ubm层在所述半导体芯片和所述连接构件的堆叠方向上与所述多个连接焊盘中的一个重叠，所述多个ubm层包括第一ubm层和第二ubm层，所述第一ubm层位于在所述堆叠方向上与所述半导体芯片重叠的区域中，所述第二ubm层位于重叠的区域外部，所述多个连接焊盘包括与所述第一ubm层关联的第一连接焊盘以及与所述第二ubm层关联的第二连接焊盘，并且所述第一连接焊盘具有比所述第二连接焊盘的面积大的面积。

根据本公开的一方面，一种半导体封装件包括：连接构件，具有彼此相对的第一表面和第二表面，并且包括位于所述第二表面上的多个连接焊盘和连接到所述多个连接焊盘的重新分布层；半导体芯片，设置在所述连接构件的所述第一表面上，并具有连接到所述重新分布层的连接电极；包封剂，设置在所述连接构件的所述第一表面上并密封所述半导体芯片；钝化层，设置在所述连接构件的所述第二表面上；多个凸块下金属(ubm)焊盘，设置在所述钝化层上；多个ubm过孔，穿过所述钝化层并将所述多个ubm焊盘分别连接到所述多个连接焊盘；以及多个电连接结构，分别设置在所述多个ubm焊盘上。所述多个ubm焊盘包括：第一ubm焊盘，位于在所述半导体芯片和所述连接构件的堆叠方向上与所述半导体芯片重叠的区域中；以及第二ubm焊盘，位于重叠的区域外部，所述多个连接焊盘包括与所述第一ubm焊盘关联的第一连接焊盘和与所述第二ubm焊盘关联的第二连接焊盘，所述第一连接焊盘具有从与关联的第一ubm焊盘重叠的第二区域的边界向外延伸的第一区域，并且所述第二连接焊盘具有从与关联的第二ubm焊盘重叠的第四区域的边界向外延伸的第三区域，并且所述第一连接焊盘的第一区域的宽度大于所述第二连接焊盘的第三区域的宽度。

附图说明

通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：

图1是示出电子装置系统的示例的示意性框图；

图2是示出电子装置的示例的示意性透视图；

图3a和图3b是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；

图4是示出扇入型半导体封装件的封装工艺的示意性截面图；

图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；

图6是示出扇入型半导体封装件嵌入在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图；

图7是示出扇出型半导体封装件的示意性截面图；

图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；

图9是根据本公开的示例性实施例的半导体封装件的示意性截面图；

图10是用于描述根据本公开的示例性实施例的防止半导体封装件中的裂纹扩展的原理的示意图；

图11a和11b分别是示出根据本公开的示例性实施例的半导体封装件的a部分和b部分的放大截面图；

图12是示出图11a中示出的半导体封装件的一部分的重叠示图；

图13是根据本公开的示例性实施例的半导体封装件的示意性截面图；

图14是图13中所示的半导体封装件的沿i-i′线截取的平面图；

图15是示出图13中示出的半导体封装件的c部分的放大截面图；

图16是根据本公开的示例性实施例的半导体封装件的示意性截面图；以及

图17是示出图16中示出的半导体封装件的d部分的放大截面图。

具体实施方式

在下文中，将如下参照附图描述本公开的实施例。

然而，本公开可按照很多不同的形式进行例证，并且不应被解释为局限于在此所阐述的特定实施例。更确切地说，提供这些实施例以使本公开将是彻底的和完整的，并且将把本公开的范围充分地传达给本领域的技术人员。

在整个说明书中，将理解的是，当诸如层、区域或晶圆(基板)的元件被称为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可以直接“在”另一元件“上”、直接“连接到”另一元件或直接“结合到”另一元件，或者可以存在介于它们之间的其他元件。相比之下，当元件被称为“直接在”另一元件上、“直接连接到”另一元件或“直接结合到”另一元件时，可以不存在介于它们之间的元件或层。相同的标号始终指示相同的元件。如在此使用的术语“和/或”包括相关所列项中的任意一项或更多项的任意组合和全部组合。

将显而易见的是，虽然在此可使用术语“第一”、“第二”和“第三”等来描述各种构件、组件、区域、层和/或部分，但是任何这些构件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，下面论述的第一构件、组件、区域、层或部分可以被称为第二构件、组件、区域、层或部分。

为了方便描述，在此可使用诸如“在……之上”、“上部”、“在……之下”以及“下部”的空间相对术语来描述如附图中所示的一个元件相对于另一元件的关系。将理解的是，空间相对术语意图除了包含附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置翻转，则被描述为相对于另一元件位于“之上”或“上部”的元件随后将被定位为相对于另一元件位于“之下”或“下部”。因此，术语“在……之上”可根据附图的特定方向包括“在……之上”和“在……之下”两种方位。装置可被另外定位(旋转90度或处于其他方位)，并可对在此使用的空间相对描述符做出相应的解释。

在此使用的术语仅描述特定实施例，并且本公开不受此限制。除非上下文另外清楚地指明，否则如在此使用的单数形式也意图包含复数形式。将进一步理解的是，当在本说明书中使用术语“包含”和/或“包括”时，列举存在所陈述的特征、整数、步骤、操作、构件、元件和/或它们的组，但不排除存在或添加一个或更多个其他特征、整数、步骤、操作、构件、元件和/或它们的组。

在下文中，将参照示出本公开的实施例的示意图描述本公开的实施例。在附图中，例如，由于制造技术和/或公差，可估计示出的形状的变型。因此，本公开的实施例不应被解释为局限于例如在此示出的区域的特定形状，以包括由于制造导致的形状上的变化。以下实施例也可单独地构成、以组合的方式构成或以部分组合的方式构成。

本公开的以下描述的内容可具有各种构造，并且在此仅提出了所需的构造，但不限于此。

电子装置

图1是示出电子装置系统的示例的示意性框图。

参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。

芯片相关组件1020可包括：存储芯片，诸如易失性存储器(例如，动态随机存取存储器(dram))、非易失性存储器(例如，只读存储器(rom))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(cpu))、图形处理器(例如，图形处理单元(gpu))、数字信号处理器、密码处理器、微处理器、微控制器等；以及诸如模拟数字转换器、专用集成电路(asic)等的逻辑芯片等。然而，芯片相关组件1020不限于此，并且可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。

网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(wi-fi)(电气和电子工程师协会(ieee)802.11族等)、全球微波接入互操作性(wimax)(ieee802.16族等)、ieee802.20、长期演进(lte)、演进数据最优化(ev-do)、高速分组接入+(hspa+)、高速下行链路分组接入+(hsdpa+)、高速上行链路分组接入+(hsupa+)、增强型数据gsm环境(edge)、全球移动通信系统(gsm)、全球定位系统(gps)、通用分组无线业务(gprs)、码分多址(cdma)、时分多址(tdma)、数字增强型无绳电信(dect)、蓝牙、3g协议、4g协议和5g协议以及在上述协议之后指定的任意其他无线协议或有线协议。然而，网络相关组件1030不限于此，并且还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。

其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(ltcc)、电磁干扰(emi)滤波器、多层陶瓷电容器(mlcc)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。

根据电子装置1000的类型，电子装置1000包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(cd)驱动器(未示出)、数字通用光盘(dvd)驱动器(未示出)等。然而，这些其他组件不限于此，并且还可根据电子装置1000的类型等而包括用于各种目的的其他组件。

电子装置1000可以是智能电话、个人数字助理(pda)、数字摄像机、数码相机、网络系统、计算机、监视器、平板pc、膝上型pc、上网本pc、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是能处理数据的任意其他电子装置。

图2是示出电子装置的示例的示意性透视图。

参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。另外，可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，并且半导体封装件100可以是例如芯片相关组件中的应用处理器，但不限于此。电子装置不必然地局限于智能电话1100，而可以是如上所述的其他电子装置。

半导体封装件

通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，可能不会使用半导体芯片本身，而是可将半导体芯片封装并且在封装的状态下在电子装置等中使用。

这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。

通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。

在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。

扇入型半导体封装件

图3a和图3b是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图，并且图4是示出扇入型半导体封装件的封装工艺的示意性截面图。

参照图3a、图3b和图4，半导体芯片2220可以是例如处于裸态的集成电路(ic)，并且包括：主体2221，包括硅(si)、锗(ge)、砷化镓(gaas)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(al)等的导电材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。由于连接焊盘2222可以非常小，因此可能难以将集成电路(ic)安装在中等尺寸等级的印刷电路板(pcb)以及电子装置的主板等上。

因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如光可成像介电(pid)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222暴露的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。

如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(i/o)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。

然而，在扇入型半导体封装件中，由于所有的i/o端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有非常大的空间局限性。因此，难以将此结构应用于具有大量的i/o端子的半导体芯片或者具有紧凑尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。这里，即使在半导体芯片的i/o端子的尺寸和半导体芯片的i/o端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的i/o端子的尺寸和半导体芯片的i/o端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。

图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图，并且图6是示出扇入型半导体封装件嵌入在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图。

参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，i/o端子)可通过中介基板2301重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，低熔点金属球或合金球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用包封剂2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的中介基板2302中，在扇入型半导体封装件2200嵌入在中介基板2302中的状态下，半导体芯片2220的连接焊盘2222(即，i/o端子)可通过中介基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。

如上所述，可能会难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。

扇出型半导体封装件

图7是示出扇出型半导体封装件的示意性截面图。

参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。低熔点金属球或合金球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(ic)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122电连接到重新分布层2142。

在上述制造工艺中，在包封剂2130形成在半导体芯片2120的外部之后，可设置连接构件2140。在这种情况下，由于在密封半导体芯片2120之后执行形成连接构件2140，因此连接到重新分布层的过孔2143可形成为具有朝向半导体芯片2120变更小的宽度(参照放大区域)。

如上所述，扇出型半导体封装件可具有半导体芯片的i/o端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的i/o端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的i/o端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，如下所述。

图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。

参照图8，扇出型半导体封装件2100可通过低熔点金属球或合金球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到半导体芯片2120的尺寸外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。

如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可实现为比使用中介基板的扇入型半导体封装件的厚度小的厚度。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可实现为比使用印刷电路板(pcb)的普通的层叠封装(pop)型的形式更紧凑的形式，并且可解决由于翘曲现象的发生而引起的问题。

另一方面，扇出型半导体封装件指如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与诸如中介基板的印刷电路板(pcb)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。

在下文中，将参照附图更详细地描述本公开的示例性实施例。

图9是示出根据示例性实施例的半导体封装件的示意性截面图，图10是用于描述根据本公开的示例性实施例的防止半导体封装件中的裂纹扩展的原理的示意图，图11a和11b分别是示出根据示例性实施例的半导体封装件的a部分和b部分的放大截面图，图12是示出图11a中示出的半导体封装件的一部分的重叠示图。

参照图9，根据示例性实施例的半导体封装件100可包括：连接构件140，具有彼此相对的第一表面140a和第二表面140b，并且包括重新分布层(rdl)145；半导体芯片120，设置在连接构件140的第一表面140a上并具有连接到重新分布层145的连接电极120p；以及包封剂130，设置在连接构件140的第一表面140a上并密封半导体芯片120。

连接构件140可包括绝缘构件141和形成在绝缘构件141中的重新分布层145。重新分布层145可包括重新分布图案142和重新分布过孔143，重新分布过孔143将重新分布图案142连接到连接焊盘142p或与重新分布图案142相邻的另一重新分布图案142。

应用于示例性实施例的重新分布层145被示出为具有三层结构，例如，在绝缘构件141中，位于三个不同高度上，但是，可包括单层或除三层结构之外的多层结构。重新分布层145可通过重新分布过孔143直接连接到半导体芯片120的连接电极120p(或根据另一示例性实施例的支撑构件的布线结构)。

连接构件140可包括位于第二表面140b上并连接到重新分布层145的多个连接焊盘142p。半导体封装件100可包括：钝化层150，设置在连接构件140的第二表面140b上；以及凸块下金属(ubm)层160，连接到钝化层150中的多个连接焊盘142p。应用于示例性实施例的ubm层160可包括：多个ubm焊盘162，设置在钝化层150上；以及多个ubm过孔163，在穿过钝化层150的同时，将多个ubm焊盘162分别连接到多个连接焊盘142p。多个连接焊盘142p可具有与多个ubm焊盘162位于的位置相对应的形式。

此外，多个电连接结构170可分别设置在多个ubm焊盘162上。半导体封装件100可使用电连接结构170安装在诸如主板的基板的焊盘上。这里，ubm层160可抑制由电连接结构170和重新分布层145之间的热冲击引起的电连接结构170的裂纹的发生，从而改善可靠性。

尽管具有上述结构，但是由于在半导体封装件中使用了利用各种材料形成的组件，因此由于不同材料之间的热膨胀系数的差异导致会产生热应力。上述热应力可以是诸如不同材料之间的分层或裂纹的缺陷的起因。详细地，ubm层160周围的热应力问题会是显著的。

详细地，如图10中所示，在ubm层的边缘中可存在三相点tp(ubm层160连接到利用不同材料形成的钝化层150和电连接结构170处的接触点)。由于温度上的变化而发生的热应力集中在ubm层160、钝化层150和电连接结构170的三相点tp上。结果，会容易产生裂纹c1。从三相点tp产生的裂纹c1可沿着钝化层150扩展到连接构件140，从而导致重新分布层145的损坏。结果，会由此引起重大缺陷。

如上所述，为了防止从与ubm层160相邻的三相点tp产生的裂纹c1对重新分布层145造成损坏，发明人已经提出将连接焊盘142p扩大为具有足够的尺寸。如图10中所示，连接焊盘142p可阻截当在堆叠方向上叠置ubm层160时沿堆叠方向扩展的裂纹c1，详细地，连接焊盘142p可相对于ubm焊盘162的边缘扩大“d”的尺寸。

就阻截裂纹的扩展而言，可优选的是将连接焊盘142p设计成扩大为具有更大的面积。然而，连接焊盘的扩大会受到另一相邻电路(例如，相邻连接焊盘)的限制。然而，发明人已经提出了一种方法，其中指明了会发生相对大量的热应力的区域，并且在上述区域内选择性地允许连接焊盘142p的充分扩大。

详细地，如图9中所示，ubm层160的一部分和电连接结构170的一部分位于与半导体芯片120重叠的扇入区域fi中，而ubm层160的其他部分和电连接结构170的其他部分可设置在扇出区域fo中。

诸如应用处理器(ap)的半导体芯片120可作用为热源，因此与扇出区域fo相比，由于热膨胀系数的差异，与半导体芯片120相邻的扇入区域fi会更多地暴露于应力。

图11a和图11b分别是示出根据本公开的示例性实施例的半导体封装件的扇入区域“a”和扇出区域“b”的放大截面图。图12是示出图11a中所示的半导体封装件的一部分的重叠示图。

参照图11a、图11b和图9，多个ubm层160可包括：在堆叠方向上与半导体芯片120重叠的区域，即，第一ubm层160-1，位于扇入区域fi中；以及在重叠的区域外部的区域，即，第二ubm层160-2，位于扇出区域fo中。第一ubm层160-1可包括第一ubm焊盘162-1和第一ubm过孔163-1，并且第二ubm层160-2可包括第二ubm焊盘162-2和第二ubm过孔163-2。

多个连接焊盘142p可包括与第一ubm焊盘162-1关联的第一连接焊盘142p-1和与第二ubm焊盘162-2关联的第二连接焊盘142p-2。在本说明书中，“与”ubm焊盘“关联”的连接焊盘指与要连接到其的具体ubm焊盘重叠的连接焊盘。

如图11a中所示，在与半导体芯片120(热源)邻近的将显著地暴露于热应力的影响的扇入区域fi中，在堆叠方向上叠置关联的第一ubm焊盘162-1，第一连接焊盘142p-1因第一扩展宽度d1可具有比关联的第一ubm焊盘162-1的面积大的面积。

此外，因第二扩展宽度d2<d1，第一连接焊盘142p-1的面积可比第二连接焊盘142p-2的面积大。可选地，第一连接焊盘142p-1相对于第一ubm焊盘162-1的扩大程度可大于第二连接焊盘142p-2相对于第二ubm焊盘162-2的扩大程度，即，d2<d1。

如上所述，由于第一连接焊盘142p-1设置为选择性地具有足够的面积，因此可更有效地阻截在扇入区域fi中相对容易产生的裂纹。第一连接焊盘142p-1的第一扩展宽度d1可被定义为从与关联的第一ubm焊盘162-1重叠的区域的边界延伸的径向参数，并且可以是至少20μm。

第一连接焊盘142p-1的扩大程度可根据第一连接焊盘周围的另一重新分布层145的设计而变化。例如，根据是否在相邻的第一连接焊盘之间设置另一重新分布层145(详细地，重新分布图案142)，可限制第一连接焊盘142p-1的扩大范围。

当重新分布层145设置在相邻的第一连接焊盘142p-1之间时，第一连接焊盘142p-1的直径da可以是关联的第一ubm焊盘162-1的直径db的1.4至1.75倍(参照图12)。

另一方面，当重新分布层145没有设置在相邻的第一连接焊盘142p-1之间时，第一连接焊盘142p-1的直径da可以是关联的第一ubm焊盘162-1的直径db的1.5至2倍(参照图12)。

在下文中，将更详细地描述根据示例性实施例的半导体封装件中的每个组件。

如前所述，连接构件140可包括绝缘构件141和形成在绝缘构件141中的重新分布层145。例如，除了先前描述的绝缘树脂之外，绝缘构件141可包括诸如pid树脂的感光绝缘材料。当使用感光绝缘材料时，可进一步提供更薄的绝缘构件141，并且可更容易地实现重新分布过孔143的细小的节距。例如，在形成绝缘构件141的每个绝缘层的情况下，在绝缘层的除了重新分布图案142之外的图案之间的厚度可为约1μm至10μm。

重新分布图案142可根据其对应层的设计执行各种功能。例如，重新分布图案142可包括接地(gnd)图案、电力(pwr)图案、信号(s)图案等。这里，s图案可包括除gnd图案、pwr图案等之外的各种信号图案，例如，数据信号图案等。此外，s图案可包括过孔焊盘图案、电连接结构焊盘图案等。例如，重新分布图案142可包括诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金的导电材料。例如，重新分布图案142的厚度可为约0.5μm至15μm。

重新分布过孔143可用作连接在垂直方向上位于不同高度上的元件(例如，导电迹线和重新分布图案或另一绝缘层的重新分布图案)的元件(层间连接元件)。例如，重新分布过孔143可包括诸如铜(cu)、铝(al)、银(ag)、锡(sn)、金(au)、镍(ni)、铅(pb)、钛(ti)或它们的合金的导电材料。

可用导电材料完全填充重新分布过孔143，或者可沿着通路孔的壁形成导电材料。例如，重新分布过孔143可具有诸如锥形或圆柱形的各种形状。

半导体芯片120的数十至数百个连接焊盘120p可被重新分布，并且可根据其功能通过电连接结构170物理地和/或电连接到外部源。ubm层160可改善电连接结构170的连接可靠性以改善半导体封装件100的板级可靠性。ubm层160设置在钝化层150中以连接到连接构件140的重新分布图案142。电连接结构170使得半导体封装件100物理地和/或电连接到外部源。例如，半导体封装件100可通过电连接结构170安装在电子装置的主板上。

电连接结构170可利用导电材料(例如，诸如锡(sn)-铝(al)-铜(cu)合金的低熔点合金)形成，但是示例性实施例不限于此。电连接结构170可以是焊盘、焊球、引脚等。电连接结构170包括单层或多层。当电连接结构包括多个层时，电连接结构可包括铜(cu)柱和低熔点合金。电连接结构170的数量、间隔、布置等不受特别限制，并且可由本领域技术人员根据设计细节进行充分修改。

图13是示出根据示例性实施例的半导体封装件的示意性截面图，并且图14是图13中所示的半导体封装件的沿i-i'线截取的平面图。

参照图13和图14，根据示例性实施例的半导体封装件100a可被理解为除了包括具有布线结构的支撑构件110之外，与图9中示出的结构相似。除非另有具体地说明，否则根据示例性实施例的组件的描述可参照图9中示出的半导体封装件100的相同或相似的组件的描述。

根据示例性实施例的半导体封装件100a可包括支撑构件110，支撑构件110具有用于嵌入半导体芯片120的腔110h。支撑构件110设置在连接构件140上方并且具有连接到重新分布层145的布线结构。

应用于示例性实施例的支撑构件110可包括：第一介电层111a，具有与连接构件140接触的一个表面；第一布线层112a，嵌入在第一介电层111a的一个表面中；第二布线层112b，设置在第一介电层111a的另一个表面上；第二介电层111b，设置在第一介电层111a的另一个表面上以覆盖第二布线层112b；第三布线层112c，设置在第二介电层111b上。第一布线层112a、第二布线层112b和第三布线层112c也可通过重新分布层145电连接到半导体芯片的连接焊盘120p。

第一布线层112a和第二布线层112b以及第二布线层112b和第三布线层112c可分别通过穿过第一介电层111a的第一过孔113a和穿过第二介电层111b的第二过孔113b彼此电连接。

当第一布线层112a嵌入第一介电层111a中时，可显著减小由于第一布线层112a的厚度而产生的台阶，因此连接构件140的绝缘距离可变为常数。换句话说，从连接构件140的重新分布图案142到第一介电层111a的下表面的距离与从连接构件140的重新分布图案142到半导体芯片120的连接焊盘120p的距离之间的差异可小于第一布线层112a的厚度。因此，可容易地执行连接构件140的高密度布线设计。

支撑构件110的第一布线层112a的下表面可位于半导体芯片120的连接焊盘120p的下表面上方。如前所述，第一布线层112a可向第一介电层111a的内部凹陷。如上所述，当第一布线层112a向第一介电层111a的内部凹陷并且在第一介电层111a的下表面和第一布线层112a的下表面之间设置台阶时，可防止因渗出包封剂130的形成材料导致第一布线层112a被污染。

第一介电层111a和第二介电层111b可包括绝缘材料。例如，绝缘材料可包括诸如环氧树脂的热固性树脂或诸如聚酰亚胺树脂的热塑性树脂。可选地，绝缘材料可包括与无机填料混合的树脂或诸如玻璃纤维的芯材料与无机填料一起浸在其中的树脂，例如半固化片、abf、fr-4、bt等。在具体示例中，还可使用pid树脂。

如图15中所示，在热应力的影响显著的扇入区域fi中，在堆叠方向上叠置关联的第一ubm焊盘162-1，因第一扩展宽度d1，第一连接焊盘142p-1可具有比关联的第一ubm焊盘162-1的面积大的面积。如前所述，第一连接焊盘142p-1的面积可比位于扇出区域fo中的第二连接焊盘的面积大。

参照图15，重新分布层145可不设置在相邻的第一连接焊盘142p-1之间，并且第一连接焊盘142p-1可充分扩大以允许确保与相邻的第一连接焊盘142p-1的距离s为至少10μm。第一连接焊盘142p-1的直径不限于此，而可以是关联的第一ubm焊盘162-1的直径的1.4至1.75倍。

图16是示出根据示例性实施例的半导体封装件的示意性截面图，并且图17是示出图16中示出的半导体封装件的d部分的放大截面图。

参照图16，根据示例性实施例的半导体封装件100b可被理解为除了包括具有布线结构的支撑构件110'以及ubm过孔设置为双过孔之外，与图9中所示的结构相似。除非另有具体地说明，否则根据示例性实施例的组件的描述可参照图9中示出的半导体封装件100的相同或相似组件的描述。

根据示例性实施例的半导体封装件100b可包括支撑构件110'，支撑构件110'具有用于嵌入半导体芯片120的腔110h。支撑构件110'设置在连接构件140上方并且具有连接到重新分布层145的布线结构。

应用于示例性实施例的支撑构件110'可包括：第一介电层111a；第一布线层112a和第二布线层112b，设置在第一介电层111a的两个表面上；第二介电层111b，设置在第一介电层111a上并覆盖第一布线层112a；第三布线层112c，设置在第二介电层111b上；第三介电层111c，设置在第一介电层111a上并覆盖第二布线层112b；以及第四布线层112d，设置在第三介电层111c上。第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d可通过重新分布层145电连接到半导体芯片120的连接焊盘120p。

支撑构件110'可包括更多数量的布线层，例如，第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d，因此可进一步简化连接构件140。因此，可抑制根据在形成连接构件140的工艺中发生的缺陷的良率的降低。

另一方面，第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d可分别通过穿过第一介电层111a的第一过孔113a、穿过第二介电层111b的第二过孔113b和穿过第三介电层111c的第三过孔113c彼此电连接。

第一介电层111a可具有比第二介电层111b的厚度和第三介电层111c的厚度大的厚度。第一介电层111a可基本上相对较厚以保持刚性，并且可引入第二介电层111b和第三介电层111c以形成更多数量的布线层112c和112d。第一介电层111a可包括与第二介电层111b和第三介电层111c的绝缘材料不同的绝缘材料。例如，第一介电层111a可以是例如包括芯、填料和绝缘树脂的预浸料/半固化片，第二介电层111b和第三介电层111c可以是包括填料和绝缘树脂的abf或pid膜。然而，第一介电层111a以及第二介电层111b和第三介电层111c的材料不限于此。

穿过第一介电层111a的第一过孔113a可具有比穿过第二介电层111b的第二过孔113b和穿过第三介电层111c的第三过孔113c的直径大的直径。

支撑构件110'的第三布线层112c的下表面可位于半导体芯片120的连接焊盘120p的下表面的下方。此外，连接构件140的重新分布层145与支撑构件110'的第三布线层112c之间的距离可小于连接构件140的重新分布层145与半导体芯片120的连接焊盘120p之间的距离。

在示例性实施例中，第三布线层112c可设置为从第二介电层111b突出。结果，第三布线层可与连接构件140接触。支撑构件110'的第一布线层112a和第二布线层112b可位于半导体芯片120的有效表面和非有效表面之间。由于支撑构件110'可设置为与半导体芯片120的厚度相对应，位于支撑构件110'中的第一布线层112a和第二布线层112b可设置在半导体芯片120的有效表面和非有效表面之间的高度上。

如图17中所示，应用于示例性实施例的ubm层160可包括两个ubm过孔163a和163b，该两个ubm过孔163a和163b将ubm焊盘162连接到关联的连接焊盘142p。在另一示例性实施例中，每个ubm层160的ubm过孔163可被设置为诸如三个或更多个ubm过孔的多个ubm过孔。

在示例性实施例中，在堆叠方向上叠置关联的ubm焊盘162，位于与半导体芯片120重叠的扇入区域fi中的连接焊盘142p因第一扩展宽度d1可具有比关联的ubm焊盘162的面积大的面积。连接焊盘142p的第一扩展宽度d1可以是20μm或更大。连接焊盘142p可具有比关联的ubm焊盘的直径大40％或更大的直径。另一方面，位于扇出区域fo中的连接焊盘142p可延伸第二扩展宽度d2，第二扩展宽度d2小于第一扩展宽度d1，并且因此可具有甚至比扇入区域fi的连接焊盘142p的面积小的面积。

在扇入区域fi而不是扇出区域fo中，连接焊盘142p可充分扩大。如上所述，考虑到其他热环境，通过选择性地不同地扩大连接焊盘，可在有限的设计区域内有效地减少裂纹扩展和缺陷。

如以上所阐述的，根据示例性实施例，位于扇入区域中的连接焊盘的面积被扩大，因此可阻截从ubm焊盘(或ubm层)、电连接结构和钝化层的三者接触点产生的裂纹扩展到重新分布层。结果，可显著改善半导体封装件的热可靠性。

尽管上面已经示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，可在不脱离本发明的由所附权利要求限定的范围的情况下做出修改和变型。