一种封装结构以及功率放大器的制作方法

本申请涉及集成电路技术领域，尤其涉及一种封装结构以及功率放大器。

背景技术：

无线电基站被广泛应用于各种移动通信领域，为了增大基站的覆盖范围，因此需要具有高输出功率的无线电基站。而高的输出功率将导致功率放大器(pa)产生较高的温度，因此，功率放大器具有良好的散热性能是至关重要的。此外，市场化的大规模生产也对制造成本和制造工艺的简化提出了要求。

在一种功率放大器中，采用方形扁平无引脚封装(quadflatno-leadpackage，qfn)或/双向扁平无引脚封装(dfn)，具体结构为半导体芯片(die)的底部与金属板连接，金属板用于散热，半导体芯片通过邦定线(bondwire)连接到焊盘(pad)，半导体芯片通过焊盘输入或输出信号。

在上述封装方式中，元器件必须使用半导体芯片粘接工艺才能连接至金属板，而功率放大器中的一些特殊的元器件例如采用表面贴装技术(surfacemountingtechnology，smt)的表面贴装器件(surfacemountingdevices，smd)，并不能连接至金属板。因此，这些元器件需要独立部署，造成整个功率放大器的集成化程度较低。

因此，需要一种封装结构，在保证散热性能的前提下，提升封装结构整体的集成化程度。

技术实现要素：

本申请实施例提供了一种封装结构以及功率放大器，该功率放大器具有该封装结构。高功耗的第一元器件设置于金属板上利于散热，第二元器件设置于印制电路板上，有效避免了导体损耗。在保证第一元器件的散热以及第二元器件的功率效率的前提下，提升整体封装结构的集成化程度。

本申请第一方面提供了一种封装结构，包括：第一元器件、第二元器件、印制电路板以及金属板；该金属板具有蚀刻图案，金属板为铜或铝等高导热金属材料；该印制电路板设置于该金属板上，该印制电路板中具有开槽，该印制电路板可以为一层或多层叠压的印制电路板(printedcircuitboard，pcb)，印制电路板为硅或玻璃或有机基板；该第一元器件设置于该开槽中，该第一元器件设置于该金属板上，第一元器件可以为一个或多个晶体管，第一元器件还可以为陶瓷电容；该第一元器件与该印制电路板连接；该第二元器件设置于该印制电路板上，该第二元器件与该印制电路板连接，第二元器件可以为一个或多个表面贴装器件(surfacemountingdevices，smd)。

本申请实施例中，高功耗的第一元器件设置于金属板上利于散热，第二元器件设置于印制电路板上，有效避免了导体损耗。在保证第一元器件的散热以及第二元器件的功率效率的前提下，提升整体封装结构的集成化程度。

结合上述第一方面，在第一种可能的实现方式中，该金属板的厚度为0.07毫米-0.5毫米。

本申请实施例中，该金属板的厚度为0.07毫米-0.5毫米。以便于对金属板进行蚀刻加工，使得金属板具有蚀刻图案。

结合上述第一方面，与第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，该第一元器件通过邦定线或金带与该印制电路板连接。邦定线可以为邦定线(bondwire)或金带(ribbon)，邦定线用于连接第一元器件与印制电路板。具体的，第一元器件的输入端口或输出端口，通过邦定线与印制电路板中的微带连接。

结合上述第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中该金属板具有该蚀刻图案，包括：该金属板具有焊盘(pad)；该印制电路板与该金属板上的该焊盘连接。

本申请实施例中，金属板上的蚀刻图案为焊盘时，设置于金属板上的第一元器件；设置于印制电路板上的第二元器件，可以通过该焊盘输入或输出信号。

结合上述第一方面的第三种可能的实现方式，在第一方面的第四种可能的实现方式中该金属板具有该蚀刻图案，包括：当该蚀刻图案包括第一微带电路时，该封装结构还包括第三元器件，该第三元器件设置于该第一微带电路上；该第二元器件与该第三元器件耦合。

本申请实施例中，金属板上的蚀刻图案还可以为第一微带电路。当金属板上的蚀刻图案为第一微带电路时，该封装结构还可以包括第三元器件，该第三元器件可以为smd，该第三元器件设置于第一微带电路上，该第三元器件可以与第二元器件耦合。

结合上述第一方面的第四种可能的实现方式，在第一方面的第五种可能的实现方式中该印制电路板中包括微带电路；该第一元器件通过该印制电路板中的该微带电路，与该金属板上的该焊盘连接；该第一元器件通过该印制电路板中的该微带电路，与设置于该印制电路板上的该第二元器件连接。

结合上述第一方面的第五种可能的实现方式，在第一方面的第六种可能的实现方式中，该封装结构还包括盖子或塑封；该盖子或该塑封设置于该印制电路板上；该盖子或该塑封，与该印制电路板之间，包括该第一元器件、该第二元器件以及该邦定线或该金带，该盖子或该塑封用于保护该封装结构。

本申请实施例中，通过在印刷电路板上设置盖子或塑封，可以有效保护金属板和印制电路板，以及保护布置于金属板和印制电路板上的各个元器件，例如第一元器件、第二元器件以及邦定线。

本申请第二方面提供了一种功率放大器，该功率放大器包括如前述第一方面以及第一方面任意一种可能的实现方式的封装结构。

结合上述本申请第二方面，在本申请第二方面的第一种可能的实现方式中，该功率放大器中，包括第一电感；该第一电感为邦定线或金带。该第一电感的电感值由该邦定线与印制电路板之间的距离确定，或该金带与印制电路板之间的距离确定。

本申请实施例中，功率放大器使用邦定线作为电感，由于邦定线具有高q值，即邦定线用作电感时损耗较低，因此提升该功率放大器的效率。q值为电感的品质因数，是衡量电感器件的主要参数。是指电感器在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比。电感器的q值越高，其损耗越小，效率越高。

从以上技术方案可以看出，本申请实施例具有以下优点：高功耗的第一元器件设置于金属板上利于散热，第二元器件设置于印制电路板上，有效避免了导体损耗。在保证第一元器件的散热以及第二元器件的功率效率的前提下，提升整体封装结构的集成化程度。

附图说明

图1为本申请实施例中一种封装结构的结构示意图；

图2为本申请实施例提出的另一种封装结构的结构示意图；

图3为本申请实施例提出的另一种封装结构的结构示意图；

图4为本申请实施例提出的另一种封装结构的结构示意图；

图5为本申请实施例提出的另一种封装结构的结构示意图；

图6为本申请实施例提出的另一种封装结构的结构示意图；

图7为本申请实施例中提出的一种电路示意图；

图8为本申请实施例中提出的另一种电路示意图；

图9为本申请实施例中提供的一种功率放大器的结构示意图。

具体实施方式

本申请实施例提供了一种封装结构，在保证散热性能的前提下，提升封装结构的集成化程度。

下面结合附图介绍本申请实施例。请参阅图1。图1为本申请实施例中一种封装结构的结构示意图。本申请提出的一种封装结构包括：第一元器件101、第二元器件102、印制电路板103、开槽104、金属板105以及邦定线106。

其中，第一元器件101可以为一个或多个半导体芯片，半导体芯片(die)可以为晶体管，当本封装结构适用于功率放大器时，第一元器件101可用作峰值管和/或均值管。

第一元器件101还可以为一个或多个的电容，该电容具体可以为陶瓷电容，该陶瓷电容具有损耗小等特点，该陶瓷电容具体可以是多层陶瓷电容器(multilayerceramiccapacitor，mlcc)。第一元器件101通过芯片黏着(dieattach)技术连接到金属板105上，或者，第一元器件101通过焊接方式连接到金属板105上。第一元器件101通过邦定线106与印制电路板103连接，具体的，第一元器件101通过邦定线106与印制电路板103中的微带连接。第一元器件101还可以通过邦定线106与第二元器件102连接。

第一元器件101设置于开槽104中，开槽104设置于印制电路板103上，该开槽104的底部为金属板105。需要说明的是，印制电路板103上可以设置一个或多个开槽104，开槽104中设置一个或多个第一元器件101。

第一元器件101与金属板105之间，还可以增设导热胶，在金属板105与第一元器件101接触的表面涂覆导热胶，将该第一元器件101安装至金属板105上。

第二元器件102可以为一个或多个表面贴装器件(surfacemountingdevices，smd)，该表面贴装器件具体可以是电容、电阻、电感以及芯片，第二元器件102为表面贴装器件时，第二元器件102通过表面贴装技术(surfacemountingtechnology，smt)设置于印制电路板103上。第二元器件102通过印制电路板103中的微带连接，微带是指一种微波集成电路传输线，它由介质基片上的金属导带和底面的导体接地板构成。

印制电路板103可以为一层或多层叠压的印制电路板(printedcircuitboard，pcb)或载板(laminates)，在印制电路板103中，设置有微带或铜皮走线。印制电路板103通过胶水粘接在金属板105上。印制电路板103的材质可以为硅或玻璃或有机基板。

金属板105为铜或铝等高导热金属材料。在金属板105上具有蚀刻图案，具体的蚀刻图案可以为焊盘(pad)，也可以为其它图案，此处不作限定。金属板105的厚度在一种情况下可以为0.07毫米-0.5毫米，以便蚀刻图案，此处不对金属板105的厚度进行限定。金属板105与印制电路板103之间可以通过粘接方式连接，还可以通过焊接、卡扣或者螺丝连接等方式连接。

邦定线106可以为邦定线(bondwire)或金带(ribbon)，邦定线106用于连接第一元器件101与印制电路板103。具体的，第一元器件101的输入端口或输出端口，通过邦定线106与印制电路板103中的微带连接。

邦定(bond)是芯片生产工艺中一种打线的方式，一般用于封装前将芯片内部电路用金线或铝线与封装管脚或线路板镀金铜箔连接，来自超声波发生器的超声波(一般为40-140千赫兹),经换能器产生高频振动，通过变幅杆传送到劈刀，当劈刀与引线及被焊件接触时，在压力和振动的作用下，待焊金属表面相互摩擦，氧化膜被破坏，并发生塑性变形，致使两个纯净的金属面紧密接触，达到原子距离的结合，最终形成牢固的机械连接。

本实施例中，金属板105具有蚀刻图案；印制电路板103设置于金属板105上，印制电路板103中具有开槽104；第一元器件101设置于开槽104中，第一元器件101设置于金属板105上；第一元器件101与印制电路板103连接；第二元器件102设置于印制电路板103上，第二元器件102与印制电路板103连接。

本申请实施例中，将高功耗的第一元器件设置于金属板上利于散热，将其它元器件(第二元器件)设置于印制电路板上，第二元器件设置与印制电路板上，有效避免了导体损耗，使用邦定线连接第一元器件与印制电路板，第一元器件可以通过邦定线和印制电路板与外界连接。在保证第二元器件的功率效率的前提下，提升整体封装结构的集成化程度。

进一步的，由于金属板105上具有蚀刻图案，当蚀刻图案具体为焊盘(pad)时，封装结构的具体结构请参阅图2，图2为本申请实施例提出的另一种封装结构的结构示意图。在图1所对应的实施例的基础上，本申请实施例提出的另一种封装结构还包括焊盘1051。

蚀刻(etching)也称光化学蚀刻(photochemicaletching)，指通过曝光制版、显影后，将要蚀刻区域的保护膜去除，在蚀刻时接触化学溶液，达到溶解腐蚀的作用，形成凹凸或者镂空成型的效果。蚀刻通常可使用曝光法或网印法，此处不对具体蚀刻方法进行限定。

本实施例中，金属层105经过蚀刻后，具有蚀刻图案，该蚀刻图案可以为一个或多个的焊盘1051。图2为当金属层105包括一个焊盘1051时的结构示意图。该焊盘1051可以与印制电路板103中的微带或铜皮走线连接。第一元器件101通过邦定线106、印制电路板103中的微带或铜皮走线，以及焊盘1051,输入或输出信号。第二元器件102通过印制电路板103中的微带或铜皮走线，以及焊盘1051，输入或输出信号。

在一种可能的实现方式中，由于金属层105的厚度为0.07毫米-0.5毫米，因此金属层105较为容易进行蚀刻。

本申请实施例中，通过蚀刻在金属层上形成蚀刻图案，当蚀刻图案为焊盘时，第一元器件可以通过焊盘输入或输出信号。该路径可以为第一元器件与外界连接导通的最短路径，因此提升了第一元器件的功率效率。并且金属层的厚度控制在0.07毫米-0.5毫米之间，在保证金属层不易产生形变的同时，提升金属层进行蚀刻加工的便捷度。

进一步的，由于金属板105上具有蚀刻图案，当蚀刻图案为其它图案时，封装结构的具体结构请参阅图3，图3为本申请实施例提出的另一种封装结构的结构示意图。在图2所对应的实施例的基础上，本申请实施例提出的另一种封装结构还包括：第一微带电路1052、第二微带电路1031以及第三元器件107。

本实施例中，金属层105经过蚀刻后，具有蚀刻图案，该蚀刻图案可以为一个或多个的第一微带电路1052时，该第一微带电路1052的形状可以为任意形状，在第一微带电路1052的底面，可以贴装一个或多个表面贴装器件(surfacemountingdevices，smd)。当第一微带电路的底面贴装的为smd时，具体为贴装第三元器件107，第三元器件107可以为smd，此处不对第三元器件107的数量进行限定。

在一种可能的实现方式中，当金属板105上的蚀刻图案包括第一微带电路1052，且印制电路板103上存在与第一微带电路在竖直方向上重合的第二微带电路1031时，第三元器件107设置于第一微带电路1052上，第二微带电路1031与第二元器件102连接。此时，由于第二元器件102连接第二微带电路1031，第三元器件107连接第一微带电路1052，且第一微带电路1052与第二微带电路1031耦合，因此，第二元器件102通过第二微带电路1031和第一微带电路1052，与第三元器件107耦合。

具体的，第二元器件102、印制电路板103、第二微带电路1031、第一微带电路1052以及第三元器件107之间，在竖直方向上的位置关系，请参阅图4。图4为本申请实施例提出的另一种封装结构的结构示意图。第二元器件102、第二微带电路1031、第一微带电路1052以及第三元器件107处于同一条纵向直线上。

本申请实施例中，金属层的蚀刻图案还可以为第一微带电路，在第一微带电路的底部还可以贴装第三元器件，提升了本申请的实现灵活性。

进一步的，由于印制电路板103表面的邦定线106和第二元器件102较为脆弱，因此还可以在印制电路板103上设置盖子(lid)以保护各个元件。具体的，请参阅图5，图5为本申请实施例提出的另一种封装结构的结构示意图。在图3所对应的实施例的基础上，本申请实施例提出的另一种封装结构还包括：盖子108。

本实施例中，盖子108设置于印制电路板103上，盖子108与印制电路板103之间，包括第一元器件101、第二元器件102以及邦定线106，盖子108用于保护封装结构。盖子108还可以是塑封(mold)，此处不作限定。

本申请实施例中，通过在印制电路板上设置盖子，有效保护各个元器件，提升本封装结构的安全性。

进一步的，在前述实施例的基础上，印制电路板为多层的情况请参阅图6，图6为本申请实施例提出的另一种封装结构的结构示意图。本申请实施例提出的另一种封装结构中，印制电路板103可以3层结构。需要说明的是，此处不对印制电路板中的pcb层数进行限定，具体的，本申请实施例提出的封装结构中，印制电路板的层数可以为2、4、6、8、10、12以及14层等。

本申请实施例中，印制电路板的层数越多，则电子线路就能获得更大的布线空间，因此细微紧密的布线线路也就可以具备最优化的布局，从而能有效减少电磁干扰和其他各种不稳定因素。同时，通过增加印制电路板中的pcb层数，在保证该封装结构正常性能的前提下，缩小封装结构的整体体积，降低封装结构的成本。

在前述图1-图6所对应的实施例的基础上，本申请还提出了一种功率放大器，该功率放大器采用前述实施例的封装结构。该功率放大器中的均值管与峰值管，可以通过前述实施例中第一元器件101、第二元器件102或第三元器件107等方式实现。

在一种可选的实施方式中，该功率放大器中的1/4波长传输线可以使用图7或图8所示的电路实现，具体的，图7为本申请实施例中提出的一种电路示意图。图8为本申请实施例中提出的另一种电路示意图。

图7中，该功率放大器中还包括第一电感、第一电容与第二电容。第一电感与第一电容，第一电感与第二电容连接，这一部分的电路作为该功率放大器中的1/4波长传输线。第一电容与第二电容可通过前述封装结构中的第一元器件、第二元器件或第三元器件实现。第一电感可通过前述封装结构中的邦定线实现，也可以通过前述封装结构中的金带实现，此处不作限定。

图8中，该功率放大器还包括第一电感与第一电容。第一电感与第一电容连接，这一部分电路作为该功率放大器中的1/4波长传输线。第一电容可通过前述封装结构中的第一元器件、第二元器件或第三元器件实现。第一电感可通过前述封装结构中的邦定线实现，也可以通过前述封装结构中的金带实现，此处不作限定。

具体的，第一电感的电感值由邦定线与印制电路板之间的高度、邦定线的跨距、邦定线的数量或邦定线之间的距离确定，或第一电感的电感值由金带与印制电路板之间的高度、金带的跨距、金带的数量或金带之间的距离确定，请参阅图9，图9为本申请实施例中提供的一种功率放大器的结构示意图。邦定线或金带，与印制电路板之间的高度为：邦定线或金带的最顶端，与印制电路板之间的垂直距离。邦定线或金带的跨距为：邦定线或金带两端之间的距离。

本申请实施例中，功率放大器使用邦定线作为电感，由于邦定线具有高q值，即邦定线用作电感时损耗较低，因此提升该功率放大器的效率。q值为电感的品质因数，是衡量电感器件的主要参数。是指电感器在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比。电感器的q值越高，其损耗越小，效率越高。

以上对本申请实施例所提供的封装结构以及功率放大器进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。