半导体结构及电子装置的制作方法

本公开涉及半导体器件技术领域，尤其涉及一种半导体结构及电子装置。

背景技术：

随着电子元件的运算速度越来越快、或是资讯传递的讯号频率越来越高，封装器件中的芯片容易与其他内部或外部电子元件相互产生电磁干扰，例如串扰、传输损耗、讯号反射等等，这会使得芯片的运作效能受到削减，所以在封装器件中对芯片进行电磁干扰的防护显得尤为重要。

现有的对芯片进行电磁干扰防护的方式主要是在封装器件的塑封层的外表面设置电磁屏蔽层。

技术实现要素：

本公开的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种不易受外力或环境冲击而影响电磁屏蔽能力的半导体结构。

本公开的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种具有上述半导体结构的电子装置。

为实现上述目的，本公开采用如下技术方案：

根据本公开的一个方面，提供一种半导体结构。其中，所述半导体结构包括芯片、绝缘层以及电磁屏蔽罩。所述芯片具有相对设置的第一表面和第二表面以及侧面，所述第一表面为所述芯片的功能面。所述绝缘层设于所述第二表面并包覆于所述第二表面。所述电磁屏蔽罩包覆于所述绝缘层和所述芯片的侧面。

根据本公开的其中一个实施方式，所述绝缘层设于所述第二表面和所述芯片的侧面并包覆于所述第二表面和所述芯片的侧面。

根据本公开的其中一个实施方式，所述绝缘层被配置为由所述芯片自身包含的硅经氧化反应而形成，所述绝缘层的材质包含二氧化硅。

根据本公开的其中一个实施方式，所述绝缘层被配置为由绝缘材料沉积于所述芯片的第二表面和侧面而形成。

根据本公开的其中一个实施方式，所述半导体结构还包括基板以及底部填充层。所述基板具有相对设置的第三表面和第四表面，所述芯片以其第一表面固定于所述基板的第四表面。所述底部填充层设于所述基板与所述芯片之间，所述底部填充层包覆所述芯片的部分侧面和所述第四表面的未被所述芯片遮盖的部分区域。其中，所述电磁屏蔽罩还设于所述底部填充层的露出于所述基板与所述芯片之间的部分。

根据本公开的其中一个实施方式，所述电磁屏蔽罩还设于所述基板的第四表面的未被所述底部填充层覆盖的部分，所述第四表面的未被所述底部填充层覆盖的该部分无电路走线而形成无讯号电路区。

根据本公开的其中一个实施方式，所述半导体结构还包括多个凸点。所述多个凸点设于所述芯片的第一表面上，并被配置为使所述芯片通过所述凸点电连接于所述基板。其中，所述底部填充层还填充于所述基板与所述芯片之间的未设置所述凸点的空间中。

根据本公开的其中一个实施方式，所述半导体结构还包括基板以及塑封层。所述基板具有相对设置的第三表面和第四表面，所述芯片以其第一表面固定于所述基板的第四表面。所述塑封层包覆于所述芯片的第二表面和侧面以及所述基板的第四表面的未被所述芯片覆盖的部分，所述塑封层位于所述电磁屏蔽罩的相对所述芯片的外侧。

根据本公开的另一个方面，提供一种电子装置。其中，所述电子装置包括本公开提出的且在上述实施方式中所述的半导体结构。

由上述技术方案可知，本公开提出的半导体结构及电子装置的优点和积极效果在于：

本公开提出的半导体结构包括芯片、绝缘层和电磁屏蔽罩，该绝缘层是包覆在芯片的相对于其功能面的第二表面上，该电磁屏蔽罩是包覆在绝缘层和芯片的侧面上。通过上述设计，本公开相比于现有设计，能够在保持高质量的电磁屏蔽能力的同时，避免因半导体结构的封装体表面受外力或环境冲击而导致电磁屏蔽罩被破坏的问题。并且，本公开在实现芯片与电磁屏蔽罩之间的绝缘功能的同时，能够利用绝缘层的特性增强芯片与其他层叠结构之间的粘结牢固程度，进而提升结构强度。

进一步地，在本公开的其中一个实施方式中，绝缘层是由芯片自身包含的硅经氧化反应而形成。通过上述设计，本公开提出的半导体结构无需设置额外的绝缘层，在实现芯片的绝缘功能的基础上，进一步降低器件成本，简化工艺流程。

附图说明

通过结合附图考虑以下对本公开的优选实施方式的详细说明，本公开的各种目标、特征和优点将变得更加显而易见。附图仅为本公开的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：

图1是一种现有的半导体封装结构的示意图；

图2是根据一示例性实施方式示出的一种半导体结构的示意图；

图3至图8分别是根据一示例性实施方式示出的一种半导体结构的制备工艺中多个步骤中半导体结构的示意图。

附图标记说明如下：

110.基板；111.金属走线；112.焊球；113.凸点；120.芯片；130.塑封层；140.金属电磁屏蔽罩；210.基板；2101.第三表面；2102.第四表面；212.焊球；220.芯片；2201.第一表面；2202.第二表面；2203.侧面；221.凸点；222.底部填充层；230.电磁屏蔽罩；241.塑封层；250.绝缘层；300.晶圆载板；301.晶圆；400.高温烤箱。

具体实施方式

体现本公开特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本公开能够在不同的实施例上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本公开。

在对本公开的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。

如图1所示，其代表性地示出了一种现有的半导体封装结构的示意图，该封装结构主要包括基板110、芯片120、塑封层130以及金属电磁屏蔽罩140。其中，基板110设有金属走线111，且基板110的正面设有焊球112。芯片120通过凸点113固定在基板110的背面。塑封层130设置在基板110的背面且包覆芯片120。金属电磁屏蔽罩140覆盖于基板110的侧面以及塑封层130，以对封装结构提供电磁干扰屏蔽功能。在现有设计中，由于金属电磁屏蔽罩140设置在塑封层130之外，当封装结构表面受外力或环境冲击时，容易造成金属电磁屏蔽罩140的破坏，从而导致电磁干扰屏蔽效果的降低甚至丧失。

参阅图2，其代表性地示出了本公开提出的半导体结构的示意图。在该示例性实施方式中，本公开提出的半导体结构是以“倒装芯片(flipchip)”的器件结构为例进行说明的。本领域技术人员容易理解的是，为将本公开的相关设计应用于其他器件结构或其他类型的器件中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本公开提出的半导体结构的原理的范围内。

如图2所示，在本实施方式中，本公开提出的半导体结构主要包括基板210、芯片220、底部填充层222、绝缘层250、电磁屏蔽罩230以及塑封层241。具体而言，基板210具有相对设置的第三表面2101和第四表面2102。芯片220具有相对设置的第一表面2201和第二表面2202以及位于第一表面2201与第二表面2202之间的侧面2203。其中，该第一表面2201为芯片220的功能面，且芯片220以其第一表面2201固定在基板210的第四表面2102。底部填充层222填充在基板210与芯片220之间，例如该底部填充层222填充在基板210的第四表面2102与芯片220的第一表面2201之间，且该底部填充层222包覆芯片220的部分侧面2203和基板210的未被芯片220遮盖的部分区域。绝缘层250形成并包覆在芯片220的第二表面2202，绝缘层250还可以进一步形成并包覆在芯片220的侧面2203。电磁屏蔽罩230包覆于芯片220的第二表面2202和侧面2203，并可包覆于基板210的未被芯片220遮盖的部分第四表面2102。塑封层241位于电磁屏蔽罩230的相对芯片220的外侧，且塑封层241包覆在芯片220的第二表面2202和侧面2203以及基板210第四表面2102的未被芯片220覆盖的部分。通过上述设计，本公开提出的半导体结构能够将电磁屏蔽罩230设置在芯片220的第二表面2202和侧面2203上，即电磁屏蔽罩230被塑封层241包覆于内，相比于现有设计，本公开能够在保持高质量的电磁屏蔽能力的同时，避免因半导体结构的封装体表面受外力或环境冲击而导致电磁屏蔽罩被破坏的问题。并且，对于本公开的绝缘层250的设计，在实现芯片220与电磁屏蔽罩230之间的绝缘功能的同时，能够利用绝缘层的特性增强芯片与外侧其他层叠结构之间的粘结牢固程度，进而提升结构强度。

需说明的是，在本公开的其他实施方式中，电磁屏蔽罩230亦可仅包覆于芯片220的第二表面2202的外侧，在此基础上，绝缘层250仍可形成在芯片220的第二表面2202和侧面2203，绝缘层250亦可仅形成在芯片220的第二表面。

较佳地，如图2所示，在本实施方式中，芯片220是通过多个凸点221固定在基板210的第四表面2102，即多个凸点221设置在芯片220的第一表面2201上，且芯片220通过这些凸点221电连接于基板210。在此基础上，底部填充层222填充在基板210与芯片220之间的未设置凸点221的空间中。

较佳地，在本实施方式中，绝缘层250可以优选地由芯片220自身包含的硅经高温氧化反应而形成。其中，硅材质在高温环境下经氧化反应而形成的氧化层的厚度可以达到100a，远大于硅材质在室温等非高温环境下的氧化反应而形成的氧化层的厚度，两者在形成条件和绝缘效果等方面均存在本质区别。通过上述设计，当需要实现芯片220的绝缘功能时，本公开无需在芯片220上额外布置绝缘结构，本公开能够利用芯片220自身材质与氧气的化学反应，在芯片220的第二表面2202和侧面2203形成绝缘层250，无需设置额外的绝缘层，从而在实现芯片220的绝缘功能的基础上，进一步降低器件成本，简化工艺流程。当然，在其他实施方式中，亦可在芯片220的第二表面2202和侧面2203上设置绝缘层，例如将绝缘材料沉积在芯片220的第二表面2202和侧面2203上而形成绝缘层，并不以本实施方式为限。

进一步地，如图2所示，基于电磁屏蔽罩230的设计，在本实施方式中，电磁屏蔽罩230还覆盖在底部填充层22的露出于基板210与芯片200之间的部分。

进一步地，如图2所示，基于电磁屏蔽罩230的设计，在本实施方式中，电磁屏蔽罩230还设置在基板210第四表面2102的未被芯片220和底部填充层222覆盖的部分。即，在本实施方式中，电磁屏蔽罩230大致呈覆盖在芯片220的第二表面2202和部分侧面2203、基板210的部分第四表面2102以及部分底部填充层222上的整体膜层结构。

更进一步地，如图2所示，基板210的未被芯片220和底部填充层222覆盖的该部分可以优选地不设置电路走线，而使基板210的该部分形成无讯号电路区。通过上述设计，本公开提出的半导体结构能够避免电磁屏蔽罩230对基板210的电路讯号的短路和干扰等影响。

在此应注意，附图中示出而且在本说明书中描述的半导体结构仅仅是能够采用本公开原理的许多种半导体结构中的几个示例。应当清楚地理解，本公开的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的任何细节或半导体结构的任何部件。

基于上述对本公开提出的半导体结构的示例性说明，以下将对本公开提出的半导体结构的制备工艺的一示例性实施方式进行详细说明。参阅图3至图8，其分别代表性地示出了本公开提出的半导体结构的制备工艺的多个步骤中的半导体结构或其制程中结构的示意图。在该示例性实施方式中，本公开提出的半导体结构制备工艺是以“倒装芯片”的器件结构的制备工艺为例进行说明的。本领域技术人员容易理解的是，为将本公开的相关设计应用于其他器件结构的制备工艺或其他类型的器件的制备工艺中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本公开提出的半导体结构的制备工艺的原理的范围内。

如图3至图8所示，在本实施方式中，本公开提出的半导体结构的制备工艺至少包括以下步骤：

提供一晶圆301；

切割晶圆301形成多个芯片220，晶圆301的正面和背面分别形成芯片220的相对设置的第一表面2201和第二表面2202，且芯片220具有位于第一表面2201和第二表面2202之间的侧面2203，第一表面2201为芯片220的功能面；

将芯片220置入高温通氧环境中，使芯片220的第二表面2202和侧面2203由自身的硅经氧化反应形成二氧化硅绝缘层250；

将芯片220以其第一表面2201固定在基板210的第四表面2102上；以及

封装芯片220和基板210。

如图3所示，其具体地示出了半导体结构的制备工艺中的“放置晶圆301”的步骤。其中，在本实施方式中，可以优选地包括“将晶圆301放置于晶圆载板300”的步骤。具体而言，晶圆301是以正面(即晶圆301经切割后形成的芯片220的第一表面2201，亦即功能面)朝下放置在晶圆载板300上，晶圆301的与该正面相反的背面(即晶圆301经切割后形成的芯片220的第二表面2202)背向晶圆载板300。

如图4所示，其具体地示出了半导体结构的制备工艺中的“切割晶圆301”的步骤。其中，放置在晶圆载板300上的晶圆301经切割后形成多个芯片220，每个芯片220具有朝向晶圆载板300的第一表面2201和背向晶圆载板300的第二表面2202，第一表面2201即为芯片220的功能面，芯片220的经切割形成在第一表面2201与第二表面2202之间的表面即为芯片220的侧面2203。

如图5所示，其具体地示出了半导体结构的制备工艺中的“形成绝缘层250”的步骤。其中，可以将放置在晶圆载板300上的芯片220置入通入氧气的高温烤箱400或其他高温通氧环境中，使芯片220的第二表面2202和侧面2203由自身的硅经氧化反应形成二氧化硅绝缘层250。

在其他实施方式中，本公开提出的半导体结构的制备工艺亦可采用其他手段制备绝缘层250。举例而言，在另一实施方式中，本公开可以采用沉积绝缘材料的方式，将绝缘材料沉积在芯片220的第二表面2202和侧面2203，从而在芯片220上形成包覆其第二表面2202和侧面2203的绝缘层250。

如图6所示，其具体地示出了半导体结构的制备工艺中的“固定芯片220(diebondonpcbsubstrate)”的步骤。其中，芯片220可以优选地通过多个凸点221固定在基板210上，即多个凸点221是位于芯片220与基板210之间。

较佳地，如图6所示，本公开提出的半导体结构的制备工艺还可以优选地包括“形成底部填充层222(underfillfilling)”的步骤。具体而言，底部填充层222的形成是包括将填料填充在芯片220与基板210之间的未设置凸点221的空间(即未被凸点221占据的空间)中。根据图示可知，由于填料在填充过程中的流动作用，形成后的底部填充层222还包覆于芯片220的具有绝缘层250的侧面2203的下部。

较佳地，如图7所示，本公开提出的半导体结构的制备工艺还可以优选地包括以下步骤：在封装之前，在芯片220的第二表面2202和侧面沉积金属材料形成电磁屏蔽罩230。

进一步地，如图7所示，基于沉积金属材料形成电磁屏蔽罩230的工艺设计，在本实施方式中，金属材料可以优选地同时沉积在底部填充层222的露出于基板210与芯片220之间的部分上，从而在底部填充层222的该部分上形成电磁屏蔽罩230。

进一步地，如图7所示，基于沉积金属材料形成电磁屏蔽罩230的工艺设计，在本实施方式中，金属材料可以优选地同时沉积在基板210第四表面2102的未被芯片220和底部填充层222覆盖的部分上，从而在基板210第四表面2102的该部分上形成电磁屏蔽罩230。即，在本实施方式中，形成电磁屏蔽罩230的工艺是将金属材料同时沉积在芯片220的第二表面2202和部分侧面2203、基板210的部分第四表面2102以及部分底部填充层222上，从而在上述区域形成整体膜层结构的电磁屏蔽罩230。

进一步地，基于“金属材料同时沉积在基板210第四表面2102的未被芯片220覆盖的部分上”的步骤，在本实施方式中，在制备基板210的步骤中，可以优选地在基板210的对应于未被芯片220覆盖的部分中不设置金属走线，使得基板210第四表面2102的该部分形成无讯号电路区。

如图8所示，其具体地示出了半导体结构的制备工艺中的“封装芯片220和基板210”的步骤。其中，对芯片220和基板210的封装可以优选地包括形成塑封层241。塑封层241是由封装材料设置在基板210第四表面2102一侧形成，且芯片220与底部填充层222均封装在该塑封层241中。

举例而言，以上各步骤仅为符合本公开提出的半导体结构的制备工艺的基本发明构思的步骤或优选工艺。在本公开的各实施方式中，半导体结构还可优选地包含以下步骤或工艺的至少其中之一：在封装工艺形成封装体后，在基板210的第三表面2101设置焊球212(可配合参阅图2)；对基板210上的焊球212进行回流焊/软熔焊接(reflow)；在焊球212制备完成后，对器件整体进行切割成型(singulation)。

基于上述对本公开提出的半导体结构及其制备工艺的示例性说明，以下将对本公开提出的电子装置进行示例性说明。

在本实施方式中，本公开提出的电子装置主要包括本公开提出的并在上述各实施方式中详细说明的半导体结构。

在此应注意，附图中示出而且在本说明书中描述的电子装置仅仅是能够采用本公开原理的许多种电子装置中的几个示例。应当清楚地理解，本公开的原理绝非仅限于附图中示出或本说明书中描述的电子装置的任何细节或电子装置的任何部件。

综上所述，本公开提出的半导体结构包括芯片、绝缘层和电磁屏蔽罩，该绝缘层是包覆在芯片的相对于其功能面的第二表面上，该电磁屏蔽罩是包覆在绝缘层和芯片的侧面上。通过上述设计，本公开相比于现有设计，能够在保持高质量的电磁屏蔽能力的同时，避免因半导体结构的封装体表面受外力或环境冲击而导致电磁屏蔽罩被破坏的问题。并且，本公开在实现芯片与电磁屏蔽罩之间的绝缘功能的同时，能够利用绝缘层的特性增强芯片与其他层叠结构之间的粘结牢固程度，进而提升结构强度。

以上详细地描述和/或图示了本公开提出的半导体结构及电子装置的示例性实施方式。但本公开的实施方式不限于这里所描述的特定实施方式，相反，每个实施方式的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施方式的每个组成部分和/或每个步骤也可与其它实施方式的其它组成部分和/或步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。

虽然已根据不同的特定实施例对本公开提出的半导体结构及电子装置进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本公开的实施进行改动。