垂直存储器件的制作方法

[0001]
示例实施方式涉及垂直存储器件和制造垂直存储器件的方法，更具体地，涉及垂直nand闪速存储器件和制造垂直nand闪速存储器件的方法。


背景技术：

[0002]
垂直nand(vnand)闪速存储器件包括垂直地堆叠在衬底上的多个存储单元，因此vnand存储器件的存储容量可以增加。存储单元可以在单个垂直沟道周围堆叠，并且多个垂直沟道可以提供在vnand存储器件中。
[0003]
因为vnand存储器件的存储容量取决于垂直沟道的数量，所以研究了用于增加vnand存储器件中的单元块中的垂直沟道的数量的各种方法。
[0004]
一般地，以这样的方式可以在衬底上形成堆叠层结构并且可以在堆叠层结构上形成掩模图案，即堆叠层结构的块分离区域可以被掩模图案覆盖并且堆叠层结构的单元块区域可以被暴露。然后，用于垂直沟道的多个沟道孔可以穿过堆叠层结构形成在单元块区域中。
[0005]
近来，随着堆叠层结构的堆叠数量增加以及vnand存储器件的垂直存储单元的数量在垂直方向上增加，沟道孔的高宽比显著提高。沟道孔的高的高宽比可能导致在沟道孔的每个底部周围的不充分蚀刻，因此未敞开缺陷(not-open defect)可能在块分离区域中的沟道孔的底部位置处发生。因此，块分离区域的衬底可能在块分离区域中不被充分地暴露。


技术实现要素：

[0006]
本发明构思的示例实施方式提供了cds型垂直存储器件，在该cds型垂直存储器件中，虚设沟道结构布置在堆叠结构的上部部分，并且尽管高宽比高，但块分离沟槽的侧壁的垂直轮廓是足够均匀的。
[0007]
本发明构思的其他示例实施方式提供了制造上述垂直存储器件的方法。
[0008]
根据本发明构思的一些实施方式，提供了一种垂直存储器件，其包括：衬底，包括单元块区域、块分离区域、以及在单元块区域与块分离区域之间的边界区域；多个堆叠结构，布置在单元块区域和边界区域中。所述多个堆叠结构在基本上垂直于衬底的第一方向上堆叠，使得绝缘中间层图案可以与电极图案交替地堆叠在衬底上，堆叠结构可以通过块分离区域在基本上垂直于第一方向的第三方向上彼此间隔开。该垂直存储器件包括多个沟道结构，所述多个沟道结构在单元块区域中穿过堆叠结构中的相应堆叠结构延伸到衬底，使得所述多个沟道结构可以在第一方向上贯穿电极图案和绝缘中间层图案。该垂直存储器件包括多个虚设沟道结构，所述多个虚设沟道结构在边界区域中延伸穿过堆叠结构中的相应堆叠结构的上部部分，使得虚设沟道结构中的相应虚设沟道结构可以在第一方向上贯穿电极图案和绝缘中间层图案，并且可以连接到虚设底部电极图案，虚设底部电极图案包括与衬底间隔开的电极图案之一。
[0009]
根据本发明构思的一些实施方式，提供了一种垂直存储器件，其包括：衬底，包括单元块区域、块分离区域、以及在单元块区域与块分离区域之间的边界区域；以及多个堆叠结构，在单元块区域和边界区域中。所述多个堆叠结构在基本上垂直于衬底的第一方向上堆叠，使得绝缘中间层图案与电极图案交替地堆叠在衬底上。堆叠结构通过块分离区域在基本上垂直于第一方向的第三方向上彼此间隔开。该垂直存储器件包括：多个沟道结构，所述多个沟道结构在单元块区域中穿过堆叠结构中的相应堆叠结构延伸到衬底，使得所述多个沟道结构在第一方向上贯穿电极图案和绝缘中间层图案；多个块分离结构，在所述多个堆叠结构中的相邻的堆叠结构之间在块分离区域中的衬底上，以在基本上垂直于第一方向的第三方向上按存储块将堆叠结构分开；以及多个虚设沟道结构，在边界区域中延伸穿过堆叠结构中的相应堆叠结构的上部部分，使得所述多个虚设沟道结构中的每个贯穿电极图案和绝缘中间层图案，并连接到虚设底部电极图案，虚设底部电极图案是与衬底间隔开的电极图案之一。
[0010]
根据本发明构思的一些实施方式，提供了一种垂直存储器件，其包括：衬底；以及多个堆叠结构，在基本上垂直于衬底的第一方向上堆叠，使得绝缘中间层图案与电极图案交替地堆叠在衬底上。堆叠结构通过块分离区域彼此间隔开。该垂直存储器件包括：多个沟道结构，延伸穿过堆叠结构中的相应堆叠结构，使得所述多个沟道结构穿透电极图案和绝缘中间层图案；以及多个虚设沟道结构，延伸穿过堆叠结构中的相应堆叠结构的上部部分，并贯穿电极图案中的一些和绝缘中间层图案中的一些。电极图案中的在堆叠结构的上部部分中的电极图案包括扩展部分，该扩展部分邻近所述多个虚设沟道结构中的虚设沟道结构。扩展部分具有比电极图案的剩余部分的第二厚度大的第一厚度。
[0011]
根据本发明构思的一些实施方式，提供了一种制造上述垂直存储器件的方法。通过在第一方向上交替地堆叠绝缘中间层和牺牲层，模制堆叠结构可以形成在衬底上。衬底包括单元块区域、边界区域和块分离区域，模制堆叠结构可以形成在整个衬底上而不论单元块区域、边界区域和块分离区域。然后，虚设沟道停止物可以以这样的方式形成在模制堆叠结构的上部部分处，即虚设沟道停止物可以从块分离区域延伸至边界区域周围的单元块区域，并与牺牲层水平接触。虚设沟道停止物可以具有比绝缘中间层小的抗蚀刻性。然后，多个沟道孔和多个虚设孔可以以这样的方式分别在单元块区域中以及在边界区域和块分离区域中同时形成，即沟道孔可以贯穿模制堆叠结构至衬底并且虚设沟道可以贯穿模制堆叠结构的上部部分到达虚设沟道停止物的底部。然后，沟道结构和初步虚设沟道结构可以分别在沟道孔和虚设孔中同时形成。沟道结构可以连接到衬底，并且可以响应于信号而选择性地捕获电荷，初步虚设沟道结构可以不捕获电荷。然后，初步虚设沟道结构、虚设沟道停止物、绝缘中间层和牺牲层可以从衬底的块分离区域去除，从而将模制堆叠结构形成为分离的堆叠图案、形成在边界区域中留在每个堆叠图案的上部部分处的虚设沟道结构和残留停止物、以及形成在第三方向上将堆叠图案分开并在块分离区域中暴露衬底的块分离沟槽。
[0012]
根据本发明构思的一些实施方式，在块分离沟槽的下部部分处可以没有残留沟道留在衬底上，因此尽管虚设孔可以与沟道孔在相同的孔蚀刻工艺中连续地形成，但是可以充分地防止桥接缺陷。
[0013]
通过对模制堆叠结构的上部部分的第一沟槽蚀刻工艺和对模制堆叠结构的下部
ii'截取的剖视图。在图1中，示出了多个沟道结构和多个虚设沟道结构。
[0027]
在下文中，垂直于衬底的上表面的方向被定义为第一方向x，平行于衬底的上表面且彼此垂直的一对方向分别被定义为第二方向y和第三方向z。第一方向x、第二方向y和第三方向z可以彼此垂直。
[0028]
参照图1、图2a和图2b，根据本发明构思的一些实施方式的垂直存储器件500可以包括：衬底100，被分为单元块区域c、块分离区域bs以及在单元块区域c与块分离区域bs之间的边界区域ba；多个堆叠结构ss，布置在单元块区域c和边界区域ba中，并在第一方向x上堆叠，使得绝缘中间层图案112可以与电极图案300交替地堆叠在衬底100上，并且堆叠结构ss通过块分离区域bs在第三方向z上间隔开；多个沟道结构230，在单元块区域c中穿过每个堆叠结构ss延伸到衬底100，使得沟道结构230可以在第一方向x上贯穿电极图案300和绝缘中间层图案112并且可以连接到衬底100；以及多个虚设沟道结构250，在边界区域ba中延伸穿过每个堆叠结构ss的上部部分ua，使得虚设沟道结构250可以在第一方向x上贯穿电极图案300和绝缘中间层图案112并且可以连接到虚设底部电极图案dbe，虚设底部电极图案dbe可以是与衬底100间隔开的电极图案300之一。垂直存储器件500还可以包括多个块分离结构bss，所述多个块分离结构bss布置在相邻的堆叠结构ss之间的块分离区域bs中的衬底100上，从而在第三方向z上按存储块将堆叠结构ss分开。
[0029]
衬底100可以包括硅衬底、锗(ge)衬底、绝缘体上硅(soi)衬底和/或绝缘体上锗(goi)衬底。在一些实施方式中，衬底100可以包括复合衬底，该复合衬底包括iii族元素和v族元素的组合物。
[0030]
多个存储单元mc在第一方向x上垂直地提供在衬底100的单元块区域c上的堆叠结构ss中，多个虚设单元垂直地提供在衬底100的边界区域ba上的堆叠结构ss的上部部分ua中。多个堆叠结构ss可以通过可布置在衬底100的块分离区域中的块分离结构bss彼此分离。
[0031]
例如，在可由块分离结构bss限定的同一堆叠结构ss中的存储单元mc可以被提供为垂直存储器件500的存储块b。在垂直存储器件500中，数据擦除和数据编程可以以存储块b为单位进行。
[0032]
堆叠结构ss可以包括绝缘中间层图案112和电极图案300，绝缘中间层图案112和电极图案300可以在第一方向x上彼此交替地重复堆叠在衬底100的单元块区域c和边界区域ba上。块分离结构bss可以在衬底100的块分离区域bs上插置在相邻的堆叠结构ss之间，并且在衬底100的块分离区域bs中可以不提供堆叠结构ss。因此，相邻的堆叠结构ss可以通过块分离结构bss在第三方向z上彼此分离。
[0033]
例如，绝缘中间层图案112可以遍及衬底100的单元块区域c和边界区域ba成形为由第二方向y和第三方向z限定的板。
[0034]
在一些实施方式中，绝缘中间层图案112可以包括在衬底100上的第一绝缘中间层图案112a、以及可与电极图案300交替地依次堆叠在第一绝缘中间层图案112a上的第二至第十二绝缘中间层图案112b、112c、112d、112e、112f、112g、112h、112i、112j、112k和112l。即，多个绝缘板可以在第一方向x上以相同或相似的间隙距离堆叠在衬底100上。根据垂直存储器件500的结构和要求，每个绝缘中间层图案112a至112l的厚度可以彼此相同或不同。
[0035]
绝缘中间层图案112的数量可以根据垂直存储器件500的存储容量而变化。在下文
中，全体绝缘中间层图案可以被表示为附图标记112，并且单独的绝缘中间层图案可以被表示为附图标记112a至112l之一。
[0036]
因为各个电极图案300可以与各个绝缘中间层图案112a至112l交替地堆叠，所以电极图案300中的每个可以插置在绝缘中间层图案112a至112l中的两个相邻的绝缘中间层图案之间。特别地，每个绝缘中间层图案112a至112l可以在垂直于衬底100(例如，垂直于衬底100的上表面)的第一方向x上由第二阻挡图案301覆盖或与第二阻挡图案301重叠，因此每个电极图案300的上表面和下表面也可以由第二阻挡图案301覆盖或与第二阻挡图案301重叠。
[0037]
例如，绝缘中间层图案112可以包括诸如硅氧化物的绝缘材料，因此插置在绝缘中间层图案112之间的每个电极图案300可以彼此电绝缘。因此，每个电极图案300可以单独地用作存储单元mc的栅电极。
[0038]
电极图案300可以与绝缘中间层图案112在第一方向x上交替地布置。像绝缘中间层图案112一样，电极图案300也可以成形为板，即成形为电极板，并且可以具有与绝缘中间层图案112相同的尺寸或相似的尺寸。
[0039]
在一些实施方式中，电极图案300可以包括从覆盖第一绝缘中间层图案112a的最下面的电极到覆盖第十一绝缘中间层图案112k的最上面的电极的十一个电极。电极图案300和绝缘中间层图案112的数量可以根据垂直存储器件500的存储容量而变化。在下文中，全体电极图案可以被表示为附图标记300，并且可以按第一栅极线310、第二栅极线320和第三栅极线330分组。第二栅极线320可以包括第一字线321、第二字线322、第三字线323、第四字线324、第五字线325、第六字线326、第七字线327和第八字线328，第三栅极线330可以包括下部串选择线331和上部串选择线332。第一栅极线310可以被提供为地选择线(gsl)。
[0040]
电极图案300可以包括低电阻导电材料，诸如钨(w)、钽(ta)和铂(pt)。尽管未在图中示出，但是每个电极图案300还可以包括插置在相邻的绝缘中间层图案112之间的屏障金属图案。
[0041]
因此，绝缘中间层图案112和电极图案300可以彼此交替地堆叠在衬底100上，并且绝缘中间层图案112和电极图案300的堆叠结构ss可以通过块分离结构bss在第三方向z上彼此分离。
[0042]
堆叠结构ss的下部部分la可以低于虚设沟道结构250，并且可以相对靠近衬底100。堆叠结构ss的上部部分ua可以在与虚设沟道结构250基本上相同的水平处，并且与下部部分la相比可以相对远离衬底100。
[0043]
特别地，板形电极图案300的侧表面(其被称为第三剖切表面s3)可以与块分离结构bss接触，并且板形电极图案300的另一个侧表面可以与第二阻挡图案301接触。
[0044]
在一些实施方式中，电极图案300可以包括第一栅极线310、第二栅极线320和第三栅极线330。第一栅极线310可以被提供为地选择线(gsl)，第二栅极线320可以被提供为字线(wl)。第三栅极线330可以被提供为串选择线(ssl)。
[0045]
特别地，堆叠结构ss的上部部分ua中的一些电极图案300可以包括在衬底100的边界区域ba上包围虚设沟道结构250的扩展部分300u。每个扩展部分300u可以具有比对应的上部电极图案300的其余部分大的厚度。即，虽然大多数电极图案300在垂直存储器件500中可以具有第一厚度t1，但是上部电极图案300的扩展部分300u可以在第一方向x上部分地扩
展，并且可以在衬底100的边界区域ba中具有大于第一厚度t1的第二厚度t2。
[0046]
例如，扩展部分300u可以包括在第一方向x上与绝缘中间层图案112交替地布置且彼此间隔开的多个侧部扩展部分300u1、以及邻近虚设沟道结构250的底部的底部扩展部分300u2。特别地，侧部扩展部分300u1可以邻近虚设沟道结构250，底部扩展部分300u2可以具有用于保持虚设沟道结构250或虚设底部电极图案dbe的底部的凹陷。
[0047]
多个沟道结构230可以布置在衬底100的单元块区域c中，多个虚设沟道结构250可以布置在衬底100的边界区域ba中。沟道结构230可以贯穿堆叠结构ss的上部部分ua和下部部分la(或下部部分la的一部分)中的电极图案300和绝缘中间层图案112，虚设沟道结构250可以贯穿堆叠结构ss的上部部分ua中的电极图案300和绝缘中间层图案112。因此，沟道结构230可以延伸到衬底100(或衬底100上的附加沟道图案210)或延伸到衬底100(或衬底100上的附加沟道图案210)中，虚设沟道结构250可以延伸到虚设底部电极图案dbe或延伸到虚设底部电极图案dbe中。多个存储单元mc可以在第一方向x上沿着沟道结构230布置。
[0048]
沟道孔ch可以以衬底100可通过沟道孔ch暴露的构造在单元块区域c中穿过电极图案300和绝缘中间层图案112布置或贯穿电极图案300和绝缘中间层图案112。虚设孔dh可以以可与衬底100间隔开的电极图案300之一可通过虚设孔dh暴露的构造在边界区域ba中穿过堆叠结构ss的上部部分ua中的电极图案300和绝缘中间层图案112布置或贯穿堆叠结构ss的上部部分ua中的电极图案300和绝缘中间层图案112。沟道孔ch可以用沟道结构230填充，虚设孔dh可以用虚设沟道结构250填充。
[0049]
沟道孔ch可以具有贯穿堆叠结构s的第一高度h1，虚设孔dh可以具有贯穿堆叠结构ss的上部部分ua的第二高度h2。第二高度h2可以小于第一高度h1。
[0050]
特别地，多个沟道孔ch和多个虚设孔dh可以按单个孔布置规则布置在堆叠结构ss上，并且可以在堆叠结构ss上提供为单个孔阵列。
[0051]
如将详细描述地，可以对整个堆叠结构ss进行孔刻蚀工艺而不论单元块区域c、边界区域ba和块分离区域bs，因此虚设孔dh可以在相同的孔蚀刻工艺中与沟道孔ch顺序地连续形成为连续虚设孔(cdh)。
[0052]
若干沟道孔ch和若干虚设孔dh可以布置在堆叠结构ss中，并以这样的构造在第三方向z上以孔节距彼此间隔开作为孔阵列行har，即在第二方向y上布置的孔阵列行har可以在第三方向z上依次偏移半个孔节距。因此，若干沟道孔ch和若干虚设孔dh可以分别在第二方向y上以双倍孔节距布置在堆叠结构ss中作为孔阵列列hac。
[0053]
因此，孔阵列ha可以以z字形矩阵布置在堆叠结构ss中，在该z字形矩阵中，具有孔节距的多个孔阵列行har可以在第二方向y上布置，并且孔阵列行har可以在第三方向z上依次偏移半个孔节距。因此，相邻的沟道孔ch可以在第二方向y上以双倍孔节距间隔开，因而孔阵列列hac可以具有双倍孔节距。
[0054]
沟道结构230可以在第一方向x上延伸穿过堆叠结构ss，并且可以在沟道底部cb处接触衬底100(或衬底100上的附加沟道图案210)，多个(例如十个)存储单元mc可以在第一方向x上布置在沟道结构230邻近多个电极图案300的区域处。因此，多个存储单元mc可以沿着沟道结构230垂直地布置。
[0055]
图3a是示出图2a和图2b所示的垂直存储器件500的沟道结构230的透视图。
[0056]
参照图3a，沟道结构230可以包括：电荷陷阱图案232，以电荷陷阱图案232可由电
极图案300和绝缘中间层图案112交替地包围的构造至少部分地覆盖在第一方向x上延伸穿过堆叠结构ss的沟道孔ch的内表面或在该内表面上，以暴露单元块区域c中的衬底100；沟道234，成形为在电荷陷阱图案232的内表面上从沟道底部cb在第一方向x上延伸的圆筒；以及第一填充柱236，在沟道234上填充沟道孔ch。
[0057]
电荷陷阱图案232可以包括三重图案结构，在该三重图案结构中，隧道绝缘图案、包括氮化物的电荷存储图案、以及第一阻挡图案可以从沟道234依次堆叠。沟道234可以包括一种或更多种半导体材料，诸如多晶硅和/或掺杂的多晶硅。第一填充柱236可以包括诸如氧化物的绝缘材料。
[0058]
响应于可从电极图案300施加的信号，一些电子可以被选择性地捕获在电荷陷阱图案232中。因此，电极图案300、电荷陷阱图案232和沟道234可以被提供为闪速存储器件的单位存储单元mc。多个存储单元mc可以在第一方向x上沿着沟道结构230布置。
[0059]
虽然示例实施方式公开了沟道结构230可以成形为圆柱体，但是沟道结构230的形状和构造可以根据沿第一方向x的沟道孔ch而变化。例如，沟道结构230可以成形为多边形柱体，诸如矩形柱体和/或五边形柱体。
[0060]
因为沟道结构230可以连接到衬底100，所以沟道底部cb可以与衬底100或在衬底100上的附加沟道图案210接触。
[0061]
例如，附加沟道图案210可以包括可布置在沟道底部cb与衬底100之间的半导体图案。在这种情况下，沟道底部cb可以延伸到附加沟道图案210中。例如，附加沟道图案210可以包括多晶硅图案，该多晶硅图案具有位于第二绝缘中间层图案112b的上表面和下表面之间的水平处的顶表面。
[0062]
虽然本示例实施方式公开了附加沟道图案210可以在沟道孔ch中向上延伸，但是附加沟道图案210可以根据垂直存储器件500的结构布置在其他位置。例如，附加沟道图案210可以定位在沟道孔ch的外部。
[0063]
例如，当衬底100可以包括绝缘体上硅(soi)衬底时，soi衬底的半导体层也可以形成为附加沟道图案210。在这种情况下，沟道底部cb可以提供在衬底100中。
[0064]
虚设沟道结构250可以在衬底100的边界区域ba中贯穿堆叠结构ss的上部部分ua，并且可以连接到虚设底部电极图案dbe，该虚设底部电极图案dbe可以与衬底100间隔开。虚设沟道结构250可以具有在堆叠结构ss的上部部分ua中邻近块分离结构bss的第一剖切表面s1。
[0065]
图3b是示出图2a和图2b所示的垂直存储器件500的虚设沟道结构250的透视图。
[0066]
参照图3b，虚设沟道结构250可以包括阻挡陷阱图案257，阻挡陷阱图案257至少覆盖在第一方向x上延伸穿过堆叠结构ss的上部部分ua的虚设孔dh的内表面的一部分或在该内表面上，以暴露边界区域ba中的虚设底部电极图案dbe。虚设沟道结构250可以被堆叠结构ss的上部部分ua中的电极图案300和绝缘中间层图案112交替地包围，并且可以包括：阻挡陷阱图案257；虚设沟道254，覆盖阻挡陷阱图案257的内表面和虚设底部电极图案dbe或在阻挡陷阱图案257的内表面和虚设底部电极图案dbe上；以及第二填充柱256，在虚设沟道254上填充虚设孔dh。
[0067]
在一些实施方式中，虚设沟道结构250可以具有与沟道结构230基本上相同的结构，除了阻挡陷阱图案257可以包括其中隧道绝缘图案t1、第二阻挡图案301和第一阻挡图
案t3可从虚设沟道254依次堆叠并可分别包括氧化物的三重图案结构以外。在一些实施方式中，隧道绝缘图案t1、第二阻挡图案301和第一阻挡图案t3中的至少一个可以包括氧化物。即，边界区域ba中的阻挡陷阱图案257可以通过用包括氧化物的第二阻挡图案301替代包括氮化物的电荷存储图案t2而获得。
[0068]
特别地，虚设沟道结构250可以仅定位在堆叠结构ss的上部部分ua处，因此可以仅在堆叠结构ss的上部部分ua处邻近块分离结构bss。即，虚设沟道结构250可以不在堆叠结构ss的下部部分la处邻近块分离结构bss。
[0069]
根据常规的cdh型垂直存储器件，虚设沟道结构以剖切表面穿过边界区域处的整个堆叠结构延伸到衬底的构造延伸到衬底。然而，常规垂直存储器件的虚设沟道结构在块分离工艺中在堆叠结构的下部部分处没有从衬底充分地去除，因此虚设沟道结构的残留物可以留在边界区域处的衬底上作为残留沟道。因此，相邻的垂直存储单元通常在边界区域处通过块分离结构的下部部分处的残留沟道彼此连接。即，常规垂直存储器件的相邻的垂直栅电极可以由于残留沟道而没有充分地分离，从而在块分离结构bss的下部部分中在衬底的边界区域周围产生桥接缺陷。
[0070]
然而，虚设沟道结构250可以定位在堆叠结构ss的上部部分ua处并与衬底100间隔开，因此在衬底100的边界区域ba处在块分离结构bss的下部部分中可以没有残留沟道留在衬底100上。因此，块分离结构bss可以在块分离结构bss的下部部分处充分地填充在块分离沟槽中以在第三方向z上将堆叠结构ss充分地分开，从而基本上防止或减少在块分离结构bss的下部部分处在衬底周围的桥接缺陷。
[0071]
第二高度h2可以根据图8b中的虚设沟道停止物140而变化。与图4b中的牺牲层120相比，虚设沟道停止物140可以具有相对大的抗蚀刻性。因此，当一些牺牲层120在堆叠结构ss的上部部分ua中可以用虚设沟道停止物140替代时，由于孔蚀刻工艺中虚设沟道停止物140的蚀刻选择性，贯穿虚设沟道停止物140的虚设孔dh可以具有小于沟道孔ch的第一高度h1的第二高度h2。
[0072]
因此，虚设沟道结构250可以定位在具有第二高度h2的虚设孔dh中，并且可以连接到虚设底部电极图案dbe，该虚设底部电极图案dbe可以在第一方向x上与衬底100间隔开虚设间隙距离d。
[0073]
特别地，虚设间隙距离d可以指示一距离，诸如电极图案300和绝缘中间层图案112可以在用于形成在单元块区域c中贯穿堆叠结构ss的沟道孔ch的孔蚀刻工艺中在边界区域ba处不被蚀刻掉的基本上最大的距离。
[0074]
在一些实施方式中，衬底100与虚设底部db或虚设底部电极图案dbe之间的虚设间隙距离d可以由以下等式(1)确定。
[0075]
d＝(0.5～0.7)*h
ꢀꢀ
(1)
[0076]
(其中d表示距衬底100的虚设间隙距离，h表示在衬底100上的堆叠结构ss的高度)。0.5至0.7的范围可以被描述为变量k，并且可以用于按比例缩放堆叠结构ss的高度h。
[0077]
当虚设间隙距离d大于堆叠结构ss的高度h的约0.7倍时，虚设沟道结构250可以延伸到堆叠结构ss的下部部分la，因此虚设沟道结构250在孔蚀刻工艺中趋向于留在边界区域ba处的衬底100上，并且桥接缺陷可以在块分离结构bss的下部部分处发生。相反，当虚设间隙距离d小于堆叠结构ss的高度h的约0.5倍时，难以获得虚设沟道停止物140相对于牺牲
层120的使虚设孔dh可具有第二高度h2而沟道孔ch可具有第一高度h1的如此适当的蚀刻选择性。
[0078]
因此，根据一些实施方式，衬底100与虚设底部电极图案dbe之间的虚设间隙距离d可以在堆叠结构ss的高度h的约50％至约70％的范围内。
[0079]
因为没有残留沟道可以留在衬底100上，所以虚设沟道结构250、电极图案300和绝缘中间层图案112可以沿第一方向x基本上均匀地邻近块分离结构bss。即，虚设沟道结构250的第一剖切表面s1、绝缘中间层图案112的第二剖切表面s2和电极图案300的第三剖切表面s3可以定位在第三方向z上的基本上相同的位置处，并且第一至第三剖切表面s1、s2和s3可以沿第一方向x基本上均匀地邻近块分离结构bss。
[0080]
块分离结构bss可以包括：线形的沟槽间隔物ts，覆盖第一至第三剖切表面s1、s2和s3或与第一至第三剖切表面s1、s2和s3重叠，并在第一方向x上延伸；掺杂层101，在衬底100的可暴露在一对相面对的沟槽间隔物ts之间的表面部分处掺有杂质；以及导电的块分离线350，在所述一对相面对的沟槽间隔物ts之间填充块分离沟槽并与掺杂层101接触。
[0081]
沟槽间隔物ts可以包括硅氮化物，块分离线350可以包括低电阻金属、低电阻金属的氮化物、低电阻金属的氧化物和低电阻金属的硅化物中的一种或更多种。
[0082]
因此，包括多个存储单元mc的堆叠结构ss可以通过块分离结构bss在第三方向z上彼此分离，并且每个分离的堆叠结构ss可以用作存储块b。
[0083]
多个上部绝缘图案160、260、360和460(见图19a)可以以上部绝缘图案460的顶表面可被平坦化的构造布置在存储块b和块分离结构bss上。盖图案240可以布置在沟道结构230上，边界图案240a可以布置在虚设沟道结构250上，接触插塞410可以穿过上部绝缘图案260和360与盖图案240接触。然后，诸如位线的布线490可以布置在上部绝缘图案360上并且可以与接触插塞410接触。
[0084]
根据垂直存储器件500的示例实施方式，多个虚设沟道结构250可以在衬底100的边界区域ba中穿过堆叠结构ss的上部部分ua定位，多个沟道结构230可以在衬底100的单元块区域c中穿过整个堆叠结构ss定位。特别地，在一些实施方式中，可以没有残留沟道在块分离结构bss的下部部分中留在衬底100上，从而在垂直存储器件500中可以基本上防止或减少归因于残留沟道的桥接缺陷。
[0085]
在下文中，将参照图4a至图19b详细描述用于制造图1至图3b所示的垂直存储器件500的方法的工艺步骤。
[0086]
图4a至图19b是示出用于根据本发明构思的一些示例实施方式的制造图1至图3b所示的垂直存储器件500的方法的工艺步骤的剖视图。在图4a至图19b中，图号中的字母“a”、“b”和“c”分别表示示出用于制造垂直存储器件的方法的工艺步骤的俯视图、由字母“a”表示的俯视图的与图1的线i-i'对应的剖视图、以及由字母“b”表示的剖视图中的部分a的放大俯视图。
[0087]
参照图4a和图4b，绝缘中间层110a、110b、110c、110d、110e、110f、110g、110h、110i、110j、110k和110l以及牺牲层120a、120b、120c、120d、120e、120f、120g、120h、120i、120j和120k可以交替地堆叠在衬底100上，从而在衬底100上形成模制堆叠结构ss'。
[0088]
例如，第一绝缘中间层110a可以形成在衬底100上，然后第一牺牲层120a至第十一牺牲层120k可以在第一方向x上与第二绝缘中间层110b至第十二绝缘中间层110l交替地形
成在第一绝缘中间层110a上。因此，多个牺牲层120a至120k可以堆叠在衬底100上，并且可以通过对应的绝缘中间层110a至110l彼此绝缘。最上面的牺牲层120k可以由最上面的绝缘中间层110l覆盖或与最上面的绝缘中间层110l重叠。最上面的绝缘中间层110l可以由掩模层替代。
[0089]
牺牲层和绝缘中间层的数量可以根据垂直存储器件500的存储容量而变化。
[0090]
在下文中，就像绝缘中间层图案112一样，全体绝缘中间层可以表示为附图标记110，单独的绝缘中间层可以表示为附图标记110a至110l之一。以相同的方式，全体牺牲层可以被表示为附图标记120，单独的牺牲层可以被表示为附图标记120a至120k之一。
[0091]
衬底100可以包括单元块区域c、块分离区域bs、以及在单元块区域c与块分离区域bs之间的边界区域ba。稍后将形成的多个存储单元mc可以形成在可布置于衬底100的单元块区域c上的堆叠结构ss中，虚设孔dh中的多个虚设沟道结构可以布置在可布置于衬底100的边界区域ba上的堆叠结构ss中。
[0092]
例如，绝缘中间层110和牺牲层120可以通过诸如化学气相沉积(cvd)工艺和/或原子层沉积(ald)工艺的沉积工艺形成在衬底100上。特别地，第一绝缘中间层110a可以通过热氧化工艺而非沉积工艺形成在衬底100上。
[0093]
绝缘中间层110可以包括诸如pe-teos和hdp的氧化物以及诸如peox的硅氧化物，牺牲层120可以具有相对于绝缘中间层110具有蚀刻选择性的材料，诸如硅氮化物。
[0094]
特别地，每个绝缘中间层110的各自的厚度可以根据垂直存储器件500的要求和工艺条件而变化。
[0095]
参照图5a和图5b，可以在衬底100的块分离区域bs处从模制堆叠结构ss'的上部部分ua'去除绝缘中间层110的一部分和牺牲层120的一部分，从而形成上部沟槽ut，蚀刻停止牺牲层120h'可以通过上部沟槽ut暴露，并且上部沟槽ut可以在第二方向y上延伸。
[0096]
例如，第一掩模图案ml可以形成在模制堆叠结构ss'上，并且干蚀刻工艺可以应用于模制堆叠结构ss'至沟槽深度td，直到可以向下依次去除牺牲层120的一部分和绝缘中间层110的一部分。因此，上部沟槽ut可以以在第二方向y上延伸的线形形成在模制堆叠结构ss'的上部部分ua'处，并且蚀刻停止牺牲层120h'的在块分离区域bs的中央部分处的部分可以在上部沟槽ut中暴露。例如，蚀刻工艺可以包括等离子体蚀刻工艺。
[0097]
特别地，蚀刻工艺可以以牺牲层120可用作蚀刻停止物的方式在牺牲层120处停止。因此，特定的牺牲层120可以被提供在上部沟槽ut的底部处。因此，上部沟槽ut可以具有与牺牲层120接触的底部、以及由形成自绝缘中间层110的初步绝缘中间层图案111和形成自牺牲层120的初步牺牲图案121交替地包围的侧壁。
[0098]
上部沟槽ut的沟槽深度td可以由蚀刻停止牺牲层120h'的位置确定，并且上部沟槽ut的沟槽深度td可以确定虚设孔dh的第二高度h2。因此，蚀刻停止牺牲层120h'的位置可以鉴于虚设孔dh的第二高度h2来选择。在一些实施方式中，第八牺牲层120h可以被选择为蚀刻停止牺牲层120h'。
[0099]
因此，在模制堆叠结构ss'的上部部分ua'中，绝缘中间层110的一部分可以形成为初步绝缘中间层图案111，并且牺牲层120的一部分可以形成为初步牺牲图案121。初步绝缘中间层图案111可以包括初步第十二绝缘中间层图案111l、初步第十一绝缘中间层图案111k、初步第十绝缘中间层图案111j和初步第九绝缘中间层图案111i。初步牺牲图案121可
以包括初步第十一牺牲图案121k、初步第十牺牲图案121j和初步第九牺牲图案121i。
[0100]
特别地，第八牺牲层120h可以用作针对用于形成上部沟槽ut的干蚀刻工艺的蚀刻停止物，因此第八牺牲层120h可以被凹入并提供在上部沟槽ut的底部处。因此，第八牺牲层120h可以不形成为第八牺牲图案，而是可以形成为蚀刻停止牺牲层120h'。
[0101]
虽然本示例实施方式公开了第八牺牲层120h可以被提供为蚀刻停止牺牲层120h'，但是高于或低于第八牺牲层120h的任何其他牺牲层120也可以用作针对用于形成上部沟槽ut的蚀刻工艺的蚀刻停止牺牲层。
[0102]
因此，由初步绝缘中间层图案111、初步牺牲图案121和蚀刻停止牺牲层120h'限定的上部沟槽ut可以在块分离区域bs中形成在模制堆叠结构ss'的上部部分ua'处。
[0103]
参照图6a和图6b，可以与衬底100的上表面平行地从堆叠结构ss部分地去除初步第十一牺牲图案121k、初步第十牺牲图案121j、初步第九牺牲图案121i和蚀刻停止牺牲层120h'，从而在相邻的初步绝缘中间层图案111之间以及在第八绝缘中间层110h与初步第九绝缘中间层图案111i之间形成多个水平凹陷hr。水平凹陷hr可以与上部沟槽ut相邻或可以接合到上部沟槽ut，并且可以在第二方向y和第三方向z上延伸。特别地，蚀刻停止牺牲层120h'也可以从堆叠结构ss部分地去除，并且蚀刻停止牺牲层120h'可以形成为初步第八牺牲图案121h。初步牺牲图案121还可以包括初步第八牺牲图案121h。
[0104]
例如，可以通过使用磷酸水溶液或硫酸水溶液作为相对于初步绝缘中间层图案111具有高蚀刻选择性的蚀刻剂对初步牺牲图案121和蚀刻停止牺牲层120h'执行湿蚀刻工艺。在一些实施方式中，湿蚀刻工艺可以作为回蚀刻工艺从具有上部沟槽ut的初步牺牲图案121的边界表面起执行。
[0105]
例如，水平凹陷hr可以以水平凹陷hr可跨越至边界区域ba周围的单元块区域c的方式从块分离区域bs的中央部分水平地延伸到边界区域ba。
[0106]
参照图7a和图7b，虚设沟道停止物140可以以虚设沟道停止物140可延伸到边界区域ba并暴露于上部沟槽ut的构造形成在水平凹陷hr中。虚设沟道停止物140可以包括相对于初步绝缘中间层图案111具有蚀刻选择性的停止物材料。
[0107]
例如，水平凹陷hr可以以这样的方式通过高间隙填充沉积工艺经由上部沟槽ut用停止物材料至少部分地填充，即上部沟槽ut的表面可以用停止物材料覆盖或与停止物材料重叠。在一些实施方式中，高间隙填充沉积工艺可以包括高密度等离子体(hdp)沉积工艺和原子层沉积(ald)工艺。
[0108]
例如，用于虚设沟道停止物140的停止物材料可以包括可比初步绝缘中间层图案111的氧化物被蚀刻得更多的多晶硅。然而，任何其他停止物材料可以用于虚设沟道停止物140，只要该停止物材料与初步绝缘中间层图案111的氧化物相比可以被充分地良好地蚀刻。
[0109]
特别地，填充在由第八初步牺牲图案121h限定的水平凹陷hr中的停止物材料可以形成为在上部沟槽ut的底部处的单个底部图案144，填充在由第九初步牺牲图案121i、第十初步牺牲图案121j和第十一初步牺牲图案121k限定的水平凹陷hr中的停止物材料可以形成为围绕上部沟槽ut的侧壁的多个侧部图案142。虚设沟道停止物140可以包括底部图案144和多个侧部图案142。
[0110]
因此，上部沟槽ut可以由可在第一方向x上与初步绝缘中间层图案111交替地堆叠
的多个侧部图案142和底部图案144包围。
[0111]
因此，虚设沟道停止物140可以在模制堆叠结构ss'的上部部分ua'处从块分离区域bs延伸到边界区域ba，并且可以与初步牺牲图案121接触。初步绝缘中间层图案111可以相对于虚设沟道停止物140具有蚀刻选择性。
[0112]
参照图8a和图8b，填充体150可以形成在由虚设沟道停止物140包围的上部沟槽ut中。
[0113]
例如，填充层(未示出)可以形成在初步第十二绝缘中间层图案111l上，直到上部沟槽ut可以用填充层充分地填充。
[0114]
然后，填充层可以通过平坦化工艺被部分地去除直到可以暴露初步第十二绝缘中间层图案111l的上表面，从而在上部沟槽ut中形成填充体150。平坦化工艺可以包括化学机械抛光(cmp)工艺和/或回蚀刻工艺。
[0115]
参照图9a和图9b，可以对具有虚设沟道停止物140和填充体150的模制堆叠结构ss'进行单个孔蚀刻工艺，从而在单元块区域c中形成多个沟道孔ch并且在边界区域ba和块分离区域bs中形成多个虚设孔dh。沟道孔ch可以穿过整个模制堆叠结构ss'延伸到衬底100，而虚设孔dh可以穿过模制堆叠结构ss'的上部部分ua'延伸到底部图案144。沟道孔ch和虚设孔dh可以通过相同的蚀刻工艺在cdh工艺中形成在模制堆叠结构ss'中。
[0116]
第一上部绝缘图案160可以以这样的构造形成在初步第十二绝缘中间层图案111l上以及在填充体150上，即初步第十二绝缘中间层图案111l可以在单元块区域c中以及在边界区域ba和块分离区域bs中通过第一上部绝缘图案160部分地暴露。第一上部绝缘图案160可以包括与沟道孔ch和虚设孔dh的单个孔阵列ha对应的开口的布局。然后，可以通过使用第一上部绝缘图案160作为蚀刻掩模对模制堆叠结构ss'进行孔蚀刻工艺。
[0117]
可以对整个模制堆叠结构ss'执行孔刻蚀工艺而不论单元块区域c、边界区域ba和块分离区域bs，使得沟道孔ch和虚设孔dh可以按单个孔阵列ha形成。因此，沟道孔ch可以在单元块区域c处形成在模制堆叠结构ss'中，虚设孔dh可以在边界区域ba和块分离区域bs中形成在模制堆叠结构ss'的上部部分ua'中。
[0118]
在模制堆叠结构ss'的上部部分ua'处的初步绝缘中间层图案111和初步牺牲图案121以及在模制堆叠结构ss'下部部分la'处的绝缘中间层110和牺牲层120可以通过孔刻蚀工艺从衬底100部分地去除，从而形成具有第一高度h1的沟道孔ch。因此，沟道孔ch可以在单元块区域c中由模制堆叠结构ss'包围，并且衬底100可以通过沟道孔ch暴露。
[0119]
初步绝缘中间层图案111和虚设沟道停止物140可以在边界区域ba和块分离区域bs中通过孔蚀刻工艺从模制堆叠结构ss'的上部部分ua'被部分地去除，从而形成具有第二高度h2的虚设孔dh。虚设孔dh可以被初步绝缘中间层图案111与虚设沟道停止物140交替地包围，并且底部图案144可以通过虚设孔dh暴露。
[0120]
特别地，当沟道孔ch通过孔蚀刻工艺在单元块区域c中具有第一高度h1时，由于虚设沟道停止物140的高抗蚀刻性，虚设沟道dh可以通过孔蚀刻工艺在边界区域ba和块分离区域bs中具有第二高度h2。即，当进行孔蚀刻工艺直到衬底100可在单元块区域c中暴露时，由于虚设沟道停止物140的高抗蚀刻性，可以进行孔蚀刻工艺直到底部图案144可在边界区域ba和块分离区域bs中暴露。因此，蚀刻凹陷可以通过孔蚀刻工艺形成在底部图案144上。
[0121]
虚设孔dh的第二高度h2可以根据虚设沟道停止物140相对于牺牲层120的蚀刻选
择性和沟道孔ch的高宽比而变化。
[0122]
虚设孔dh可以形成为连续虚设孔(cdh)，该连续虚设孔可以与沟道孔ch按相同的孔布置规则在单元块区域c、边界区域ba和块分离区域bs中连续地形成。
[0123]
沟道孔ch和虚设孔dh可以以z字形布置的矩阵布置在模制堆叠结构ss'中，在该z字形布置的矩阵中，具有孔节距p的多个孔阵列行har可以在第二方向y上布置，并且孔阵列行har可以在第三方向z上依次偏移半个孔节距0.5p。因此，相邻的沟道孔ch可以在第二方向y上以双倍孔节距2p间隔开，因而孔阵列列hac可以具有双倍孔节距2p。
[0124]
参照图10a至图10b，附加沟道图案210可以形成在可通过沟道孔ch暴露的衬底100上。附加沟道图案210可以扩展稍后将形成的沟道结构230与衬底100之间的沟道区域。
[0125]
例如，非晶硅层可以在沟道孔ch中形成在暴露的衬底100上，然后可以对非晶硅层进行激光外延生长(leg)工艺或固相外延(spe)工艺。因此，可以在衬底100上形成半导体图案作为沟道孔ch中的附加沟道图案210。
[0126]
相比之下，可以通过使用衬底100的上表面作为籽晶层在衬底100上执行选择性外延生长(seg)工艺，从而形成半导体图案作为附加沟道图案210。在这种情况下，阻挡层(未示出)可以形成在底部图案144上，因此可以在seg工艺中充分地防止从底部图案144生长半导体图案。
[0127]
在一些实施方式中，可以以这样的方式形成附加沟道图案210，即附加沟道图案210的顶表面可以定位在第二绝缘中间层110b的上表面和下表面之间的水平处。
[0128]
然而，根据垂直存储器件的要求，附加沟道图案210可以布置在衬底100中，并且附加沟道图案210可以通过沟道孔ch暴露。
[0129]
例如，绝缘体上硅(soi)衬底可以被提供为衬底100，并且可以以这样的方式形成沟道孔ch，即soi衬底的上部半导体层可以通过沟道孔ch暴露。在这种情况下，稍后将形成的沟道结构230可以延伸到衬底100中，并且在沟道底部cb上可以不提供附加沟道图案。
[0130]
参照图11a至图11c，电荷陷阱图案232和初步虚设陷阱图案252a可以分别形成在沟道孔ch和虚设孔dh的侧壁或侧壁和底部上。
[0131]
例如，陷阱层(未示出)和孔间隔物层(未示出)可以沿着沟道孔ch和虚设孔dh的表面轮廓依次形成在第一上部绝缘图案160上。因此，陷阱层和孔间隔物层可以分别堆叠在沟道孔ch和虚设孔dh的侧壁和底部上。然后，孔间隔物层可以以孔间隔物层可仅留在沟道孔ch和虚设孔dh的侧壁上作为孔间隔物hs的方式通过各向异性蚀刻工艺从模制堆叠结构ss'部分地去除。
[0132]
然后，可以通过使用孔间隔物hs作为蚀刻掩模对陷阱层进行连续的蚀刻工艺，使得陷阱层可以从第一上部绝缘图案160、附加沟道图案210和底部图案144去除。因此，陷阱层可以留在沟道孔ch和虚设孔dh的侧壁上，从而在沟道孔ch中形成由孔间隔物hs覆盖的电荷陷阱图案232并且在虚设孔dh中形成由孔间隔物hs覆盖的初步虚设陷阱图案252a。
[0133]
在形成电荷陷阱图案232和初步虚设陷阱图案252a的连续蚀刻工艺中，附加沟道图案210和底部图案144可以分别在沟道底部cb和虚设底部db处被进一步蚀刻掉。因此，多个沟道底部凹陷cbr可以形成在附加沟道图案210上，多个虚设底部凹陷dbr可以形成在底部图案144上。因为底部图案144可以具有比包括半导体材料的附加沟道图案210的抗蚀刻性大的抗蚀刻性，所以沟道底部凹陷cbr的尺寸可以形成为大于虚设底部凹陷dbr的尺寸。
[0134]
电荷陷阱图案232可以具有与初步虚设陷阱图案252a基本上相同的构造和组成。因此，电荷陷阱图案232和初步虚设陷阱图案252a两者可以包括包含氧化物并与孔间隔物hs接触的隧道绝缘图案t1、包含氮化物并与隧道绝缘图案t1接触的电荷陷阱图案t2、以及包含氧化物并与电荷陷阱图案t2接触的第一阻挡图案t3。
[0135]
参照图12a至图12c，沟道234和第一填充柱236可以在沟道孔ch中形成，初步虚设沟道254a和初步填充柱256a可以在虚设孔dh中与沟道234和第一填充柱236同时地形成。
[0136]
孔间隔物hs可以从电荷陷阱图案232和初步虚设陷阱图案252a去除。然后，沟道层(未示出)可以依照沟道孔ch和虚设孔dh的表面轮廓形成在第一上部绝缘图案160上。此后，孔填充层(未示出)可以形成在沟道层上，并且可以形成至足够的厚度以在沟道层上至少部分地填充沟道孔ch和虚设孔dh。
[0137]
然后，孔填充层和沟道层可以通过平坦化工艺被依次部分地去除，直到可以暴露第一上部绝缘图案160的上表面，使得孔填充层和沟道层可以形成为与电荷陷阱图案232接触的沟道234以及与沟道234接触并填充沟道孔ch的第一填充柱236、以及形成为与初步虚设陷阱图案252a接触的初步虚设沟道254a以及与初步虚设沟道254a接触并填充虚设孔dh的初步填充柱256a。
[0138]
例如，沟道234和初步虚设沟道254a可以包括非晶硅、或者掺有杂质或不掺杂质的多晶硅。第一填充柱236和初步填充柱256a可以包括诸如硅氧化物的氧化物。
[0139]
因此，沟道孔ch可以用具有电荷陷阱图案232、沟道234和第一填充柱236的沟道结构230填充，虚设孔dh可以用具有初步虚设陷阱图案252a、初步虚设沟道254a和初步填充柱256a的初步虚设沟道结构250a填充。
[0140]
此后，可以对沟道结构230和初步虚设沟道结构250a进一步进行附加蚀刻工艺或回蚀刻工艺，使得沟道结构230的上部部分可以从沟道孔ch去除，并且初步虚设沟道结构250a的上部部分可以从虚设孔dh去除。即，沟道结构230和初步虚设沟道结构250a可以通过附加的蚀刻工艺或回蚀刻工艺分别从沟道孔ch的顶部和虚设孔dh的顶部后退。
[0141]
然后，盖图案240可以以沟道结构230和初步虚设沟道结构250a可与周围环境分离的方式形成在沟道结构230和初步虚设沟道结构250a中的每个上。
[0142]
例如，盖图案240可以包括单晶硅、或者掺有杂质或不掺杂质的多晶硅，并且可以用作用于沟道结构230的接触焊盘。
[0143]
参照图13a至图13c，第二上部绝缘图案260可以形成在第一上部绝缘图案160和盖图案240上。模制堆叠结构ss'以及第二上部绝缘图案260、第一上部绝缘图案160、盖图案240、初步虚设沟道结构250a、虚设沟道停止物140和填充体150可以从块分离区域bs中的衬底100去除，从而形成成形为在第二方向y上延伸的线并暴露衬底100的块分离沟槽st。
[0144]
例如，第二上部绝缘图案260、第一上部绝缘图案160、盖图案240、初步虚设沟道结构250a、虚设沟道停止物140、填充体150和初步绝缘中间层图案111可以通过第一沟槽蚀刻工艺在模制堆叠结构ss'的上部部分ua'处从衬底100去除，从而在块分离沟槽st的上部部分处形成可在第二方向y上延伸的第一块分离沟槽st1。然后，绝缘中间层110和牺牲层120可以通过第二沟槽蚀刻工艺在模制堆叠结构ss'的下部部分处从衬底100连续地去除，从而在块分离沟槽st的下部部分处形成可在第二方向y上延伸的第二块分离沟槽st2。
[0145]
例如，等离子体蚀刻工艺可以在第一蚀刻条件下被执行作为第一沟槽蚀刻工艺，
然后可以在第二蚀刻条件下被执行作为第二沟槽蚀刻工艺。等离子体蚀刻工艺可以用于去除多晶硅和氧化物两者。
[0146]
初步虚设沟道结构250a可以在第一沟槽蚀刻工艺中被部分地切除，从而形成具有虚设陷阱图案252、虚设沟道254和第二填充柱256的虚设沟道结构250。特别地，虚设沟道结构250可以包括第一剖切表面s1，该第一剖切表面s1暴露于第一块分离沟槽st1并用作第一块分离沟槽st1的侧壁。
[0147]
此外，初步绝缘中间层图案111和初步牺牲图案121可以在模制堆叠结构ss'的上部部分处形成为绝缘中间层图案112和牺牲图案122。虚设沟道停止物140也可以通过第一沟槽蚀刻工艺在模制堆叠结构ss'的上部部分ua'处被部分地去除，从而形成包括残留底部图案144a和多个残留侧部图案142a的残留停止物140a。
[0148]
绝缘中间层110和牺牲层120也可以在模制堆叠结构ss'的下部部分la'处形成为绝缘中间层图案112和牺牲图案122。因此，绝缘中间层图案112(包括绝缘中间层图案112a、112b、112c、112d、112e、112f、112g、112h、112i、112j、112k和112l)和牺牲图案122(包括牺牲图案122a、122b、122c、122d、122e、122f、122g、122h、122i、122j和122k)可以在整个模制堆叠结构ss'中在单元块区域c和边界区域ba处形成。
[0149]
特别地，绝缘中间层图案112和牺牲图案122可以具有第二剖切表面s2，该第二剖切表面s2可以暴露于第二块分离沟槽st2并且可以用作第二块分离沟槽st2的侧壁。因为具有相对高的抗蚀刻性的初步虚设沟道结构250a和虚设沟道停止物140可以仅定位在模制堆叠结构ss'的上部部分ua'处，所以可以在模制堆叠结构ss'的下部部分la'处对具有相对低的高宽比的绝缘中间层110和牺牲层120均匀地进行第二沟槽蚀刻工艺。因此，第二剖切表面s2可以在第一方向x上是足够均匀的，而在衬底100周围没有任何残留物。
[0150]
此外，因为第二沟槽蚀刻工艺可以与第一沟槽蚀刻工艺连续地进行，所以第二剖切表面s2可以与第一剖切表面s1连续并基本上共面。
[0151]
根据用于制造cdh型垂直存储器件的常规工艺，初步虚设沟道结构250a像沟道结构230那样延伸到衬底100。因此，当块分离沟槽st的高宽比随着堆叠结构ss的总高度h的增加而变大时，初步虚设沟道结构250a可能不可避免地在块分离沟槽st的下部部分处留在衬底100上作为剩余沟道。因为剩余沟道可以包括初步虚设沟道254a的导电材料，所以相邻的电极图案或栅极图案可能在随后的电极形成工艺中被连接，这被广泛知晓为桥接缺陷。
[0152]
然而，根据制造垂直存储器件500的本方法，因为初步虚设沟道结构250a可以仅定位在模制堆叠结构ss'的上部部分处，所以可以只对具有减小的高宽比的绝缘中间层110和牺牲层120均匀地进行第二沟槽蚀刻工艺。因此，尽管虚设孔dh可以与沟道孔ch在相同的孔蚀刻工艺中连续地形成，但是在块分离沟槽st的下部部分处可以没有初步虚设沟道结构250a的残留物留在衬底上，并且可以基本上防止桥接缺陷。
[0153]
此外，因为块分离沟槽st可以通过对模制堆叠结构ss'的上部部分ua'和下部部分la'的顺序的蚀刻步骤而形成，所以块分离沟槽st可以以足够小的高宽比形成，并且块分离沟槽st的侧壁可以在第一方向x上是基本上均匀的。因此，第一剖切表面s1和第二剖切表面s2可以在第一方向x上是基本上均匀的并且彼此共面，因此块分离沟槽st的侧壁可以在第一方向x上具有基本上均匀的垂直轮廓。
[0154]
由于沟槽蚀刻工艺，模制堆叠结构ss'可以在单元块区域c和边界区域ba中形成为
堆叠图案sp。因此，堆叠图案sp可以包括可在第一方向x上交替地堆叠的多个绝缘中间层图案112和多个牺牲图案122。
[0155]
参照图14a至图14c，残留停止物140a和牺牲图案122可以从堆叠图案sp去除，从而形成由相邻的绝缘中间层图案112限定的基本上与衬底100平行(例如与衬底100的上表面平行)的多个间隙空间gs。因此，多个间隙空间gs可以在第一方向x上与绝缘中间层图案112交替地布置。
[0156]
例如，因为残留停止物140a和牺牲图案122的抗蚀刻性可以小于绝缘中间层图案112并且可以暴露于块分离沟槽st，所以残留停止物140a和牺牲图案122可以通过使用磷酸水溶液或硫酸水溶液作为蚀刻剂的回蚀刻工艺从堆叠图案sp去除。
[0157]
特别地，因为残留停止物140a的抗蚀刻性可以比牺牲图案122大，所以与残留停止物140a接触的绝缘中间层图案112可以比与牺牲图案122接触的绝缘中间层图案112被去除得更多。因此，边界区域ba中的堆叠图案sp的上部部分ua'的绝缘中间层图案112可以具有比单元块区域c中的堆叠图案sp的上部部分ua'的绝缘中间层图案112以及单元块区域c和边界区域ba中的堆叠图案sp的下部部分la'的绝缘中间层图案112小的在第一方向x上的厚度。
[0158]
因此，虽然间隙空间gs可以在堆叠图案sp的下部部分la'处遍及单元块区域c和边界区域ba是均匀的，但是在堆叠图案sp的上部部分ua'处，边界区域ba中的间隙空间gs可以具有比单元块区域c中的间隙空间gs大的在第一方向x上的厚度。即，堆叠图案sp的上部部分ua'处的间隙空间gs可以在边界区域ba处被扩大为扩大的空间es。
[0159]
此外，虚设陷阱图案252的电荷存储图案t2也可以与牺牲图案122一起被去除，因此，陷阱空隙t0可以形成在虚设陷阱图案252中。因为电荷陷阱图案t2可以包括氮化物，所以电荷陷阱图案t2可以与牺牲图案122一起被去除。因此，当电荷陷阱图案t2可以包括与牺牲图案122不同的材料时，在虚设陷阱图案252中可以不形成陷阱空隙。
[0160]
参照图15a至图15c，第二阻挡层301a可以沿着块分离沟槽st和间隙空间gs的表面轮廓形成在第二上部绝缘图案260上。导电层300a可以在第二阻挡层301a上形成至足够的厚度以填充块分离沟槽st和间隙空间gs。
[0161]
因为暴露于间隙空间gs，所以电荷陷阱图案232和虚设陷阱图案252的侧表面、附加沟道图案210的侧表面、以及绝缘中间层图案112的表面可以用第二阻挡层301a覆盖。此外，第二上部绝缘图案260和暴露于块分离沟槽st的衬底100可以用第二阻挡层301a覆盖。导电层300a可以被引入或填充到间隙空间gs的由第二阻挡层301a限定的剩余部分中。尽管未在图中示出，但是导电层300a可以进一步包括在第二阻挡层301a上的栅极屏障层。
[0162]
例如，第二阻挡层301a可以包括金属氧化物，导电层300a可以包括低电阻金属。金属氧化物的示例可以包括铝氧化物、铪氧化物、镧氧化物、镧铝氧化物、镧铪氧化物、铪铝氧化物、钛氧化物、钽氧化物、锆氧化物等。低电阻金属的示例可以包括钨(w)、钛(ti)、钽(ta)、铂(pt)等。这些低电阻金属可以单独使用或以其组合使用。
[0163]
特别地，因为块分离沟槽st可以与陷阱空隙t0连通，所以陷阱空隙t0也可以用第二阻挡层301a填充。因此，虚设陷阱图案252可以改变为包括隧道绝缘图案t1、第二阻挡层301a和第一阻挡图案t3的阻挡陷阱结构255。因此，可形成为氧化物-氮化物-氧化物的三重图案结构的虚设陷阱图案252可以改变为可形成为氧化物的三重图案结构的阻挡陷阱结构
255。
[0164]
因为第一剖切表面sl和第二剖切表面s2可以在第一方向x上是基本上均匀的，所以第二阻挡层301a和导电层300a可以均匀地形成在可用作块分离沟槽st的侧壁的第一剖切表面sl和第二剖切表面s2上。
[0165]
参照图16a至图16c，导电层300a可以从块分离沟槽st部分地去除，并且可以仅留在间隙空间gs中，从而在间隙空间gs中形成多个电极图案300。堆叠图案sp可以被提供为堆叠结构ss。
[0166]
例如，导电层300a可以通过湿蚀刻工艺从块分离沟槽st去除，并且可以以间隙空间gs为单位分离，使得导电层300a可以只留在相邻的绝缘中间层图案112之间的间隙空间gs中。分离在每个间隙空间gs中的导电层300a可以由绝缘中间层图案112包围并彼此电分离，使得每个间隙空间gs中的导电层300a可以被提供为电极图案300。每个电极图案300可以用作垂直存储器件500的单独的栅电极。在这种情况下，每个电极图案300可以从第二剖切表面s2凹入，从而基本上防止或减少垂直相邻的电极图案300之间的桥接缺陷。
[0167]
例如，电极图案300可以成形为与衬底100平行的板，并且多个电极图案300可以与多个绝缘中间层图案112交替地定位。电极图案300可以包括面对块分离沟槽st的第三剖切表面s3，并且电极图案300的与第三剖切表面s3相反的侧表面可以与第二阻挡层301a接触。堆叠结构ss中的多个电极图案300可以通过块分离沟槽st在第三方向z上彼此分离，并且可以用作存储块b的栅电极组。
[0168]
电极图案300可以包括可在第一方向x上依次堆叠的第一栅极线310、第二栅极线320和第三栅极线330。第一栅极线310可以被提供为地选择线(gsl)，第二栅极线320可以被提供为垂直存储器件500的字线(wl)。第三栅极线330可以被提供为垂直存储器件500的串选择线(ssl)。
[0169]
在一些实施方式中，第二栅极线320可以包括第一字线321至第八字线328，第三栅极线330可以包括下部串选择线331和上部串选择线332。
[0170]
特别地，由于扩大的空间es，在俯视图中包围虚设沟道结构250的一些电极图案300可以具有相对大的厚度，使得电极图案300可以在边界区域ba中的堆叠结构ss的上部部分ua处包括扩展部分300u。大多数电极图案300可以在堆叠结构ss中具有第一厚度t1，扩展部分300u可以在边界区域ba中在虚设沟道结构250周围具有大于第一厚度t1的第二厚度t2。
[0171]
因此，沟道结构230可以贯穿堆叠结构ss的上部部分ua和下部部分la处的电极图案300，虚设沟道结构250可以贯穿堆叠结构ss的上部部分ua处的电极图案300的扩展部分300u。
[0172]
例如，电极图案300的扩展部分300u可以包括：多个侧部扩展部分300u1，邻近虚设沟道结构250的一侧并在第一方向x上彼此隔开相同的间隙距离；以及底部扩展部分300u2，邻近虚设沟道结构250的底部。底部扩展部分300u2可以包括与残留底部图案144a的凹陷(即虚设底部凹陷dbr)对应的凹陷。
[0173]
存储单元mc可以布置在电极图案300可邻近沟道结构230的点处，使得多个存储单元mc可以沿着在第一方向x上延伸的沟道结构230布置，并且电极图案300可以分别被提供为存储块b中的第一栅极线310、第二栅极线320和第三栅极线330。
[0174]
参照图17a至图17c，沟槽间隔物ts可以形成在块分离沟槽st的侧壁处，并且杂质可以通过使用沟槽间隔物ts作为掺杂掩模注入到衬底100中。因此，掺杂层101可以形成在衬底100的在块分离沟槽st中的表面部分处。
[0175]
例如，沟槽间隔物层(未示出)可以以块分离沟槽st的侧壁和底部可用沟槽间隔物层覆盖的方式形成在第二阻挡层301a上。然后，沟槽间隔物层可以通过各向异性蚀刻工艺从第二阻挡层301a部分地去除。因此，沟槽间隔物层可以只留在块分离沟槽st的侧壁上，并且衬底100上的第二阻挡层301a可以在块分离沟槽st中暴露，从而形成覆盖块分离沟槽st的侧壁的沟槽间隔物ts。
[0176]
沟槽间隔物ts可以成形为在第二方向y上延伸的线，并且电极图案300可以用沟槽间隔物ts覆盖或与沟槽间隔物ts重叠。因此，电极图案300可以与周围环境分离并绝缘，块分离沟槽st可以改变为其宽度可由沟槽间隔物ts减小的减小的沟槽rt。
[0177]
例如，沟槽间隔物ts可以包括氧化物、氮化物、氮氧化物和其任何组合中的至少一种。
[0178]
然后，通过使用沟槽间隔物ts作为离子注入掩模，杂质可以注入到通过减小的沟槽rt暴露的衬底100中。然后，掺杂层101可以形成在衬底100的表面部分处并延伸到衬底100中。例如，杂质可以包括n型掺杂剂，诸如磷和砷。
[0179]
参照图18a至图18c，减小的沟槽rt可以用导电材料填充，从而形成在减小的沟槽rt中与掺杂层101接触的块分离线350。块分离线350可以用作垂直存储器件500的公共源极线。
[0180]
例如，块分离层(未示出)可以在第二阻挡层301a上形成至足够的厚度以填充减小的沟槽rt。块分离层可以包括导电材料，诸如低电阻金属、低电阻金属的氮化物、低电阻金属的氧化物和/或低电阻金属的硅化物。
[0181]
然后，块分离层可以通过平坦化工艺被平坦化直到可以暴露第二上部绝缘图案260的上表面，从而形成填充在减小的沟槽rt中并在第二方向y上延伸的块分离线350。
[0182]
特别地，第二阻挡层301a也可以在平坦化工艺中从第二上部绝缘图案260去除，使得第二阻挡层301a可以改变为第二阻挡图案301，第二阻挡图案301在俯视图中包围间隙空间gs中的电极图案300并与沟槽间隔物ts接触。
[0183]
特别地，包括第二阻挡层301a的阻挡陷阱结构255也可以改变为包括第二阻挡图案301的阻挡陷阱图案257。因此，阻挡陷阱图案257可以包括隧道绝缘图案tl、第二阻挡图案301和第一阻挡图案t3。因此，虚设沟道结构250可以包括阻挡陷阱图案257、虚设沟道254和第二填充柱256。
[0184]
参照图19a至图19b，可以形成第三上部绝缘图案360、第四上部绝缘图案460和布线结构400。
[0185]
例如，第三上部绝缘层(未示出)可以形成在第二上部绝缘图案260和块分离线350上，然后第三上部绝缘层和第二上部绝缘图案260可以被图案化以具有通过其暴露盖图案240的开口。图案化的第三上部绝缘层可以被提供为第三上部绝缘图案360。然后，接触插塞410可以形成在开口中并且可以与盖图案240接触。
[0186]
第四上部绝缘层(未示出)可以形成在第三上部绝缘图案360和接触插塞410上，并且可以被图案化为第四上部绝缘图案460。第四上部绝缘图案460可以包括在第三方向z上
延伸并暴露接触插塞410的线形布线沟槽。多个布线沟槽可以在第二方向y上以相同的间隙距离布置。
[0187]
此后，导电材料可以填充到布线沟槽中，并且多个布线490可以形成在布线沟槽中。因此，布线490可以在第三方向z上延伸，并且多个布线490可以在第二方向y上间隔开相同的间隙距离。布线490可以与接触插塞410接触。
[0188]
因此，通过第四上部绝缘图案460彼此分离的布线490以及与盖图案240接触的接触插塞410可以被提供为布线结构400。在一些实施方式中，布线490可以包括用于检测来自垂直存储器件500中的被选择的存储串的信号的位线。
[0189]
此后，多个金属结构(未示出)和与金属结构接触的多个接触焊盘(未示出)可以形成在第四上部绝缘图案460上。可以形成钝化层(未示出)用于覆盖金属结构和接触焊盘，从而制造垂直存储器件500。
[0190]
根据本发明构思的示例实施方式，在块分离沟槽的下部部分处可以没有残留沟道留在衬底上，因此，尽管虚设孔可以与沟道孔在相同的孔蚀刻工艺中连续地形成，但是可以基本上防止桥接缺陷。
[0191]
通过对模制堆叠结构ss'的上部部分ua'的第一沟槽蚀刻工艺和对模制堆叠结构ss'的下部部分la'的第二沟槽蚀刻工艺的顺序的蚀刻步骤，可以形成块分离沟槽st。因此，块分离沟槽st可以按足够小的高宽比形成，并且块分离沟槽st的侧壁可以在第一方向x上是足够均匀的，从而尽管电极图案300的堆叠数量高，但仍在第一方向x上获得块分离沟槽st的均匀的垂直轮廓。
[0192]
此外，虚设沟道结构250可以距衬底以虚设间隙距离仅形成在堆叠结构ss的上部部分ua处，因此在块分离沟槽st的下部部分处可以没有残留沟道留在衬底100上。因此，由于块分离沟槽的均匀的垂直轮廓以及与衬底100间隔开的虚设沟道结构250，可以基本上防止在块分离沟槽st的下部部分处在相邻的栅极线之间的桥接缺陷。
[0193]
前述内容是对示例实施方式的说明，并且将不被解释为对其的限制。尽管描述了一些示例实施方式，但是本领域技术人员将容易地认识到，在实质上不背离本发明的新颖教导和优点的情况下，可以在示例实施方式中进行许多修改。因此，所有这样的修改旨在被包括在如权利要求中限定的本发明的范围内。在权利要求中，功能性限定(means-plus-function)条款旨在覆盖在此描述为执行所叙述的功能的结构，并且不仅覆盖结构等同物而且还覆盖等同结构。因此，将理解，前述内容是对各种示例实施方式的说明，并且将不被解释为限于所公开的特定示例实施方式，对所公开的示例实施方式的修改以及其他示例实施方式旨在被包括在所附权利要求的范围内。
[0194]
本申请要求享有2019年7月24日在韩国知识产权局提交的韩国专利申请第10-2019-0089420号的优先权，该韩国专利申请的内容通过引用全文合并于此。