高可靠性超结功率半导体结构的制作方法

本实用新型涉及功率半导体结构，尤其是一种超结功率半导体结构。

背景技术：

随着超结功率半导体的发展，器件的元胞尺寸不断的缩小，因此，在采用挖槽填充的方式制造超结功率半导体时，挖槽的开口尺寸也不断的减小，目前，由于挖槽尺寸过小，沟槽的填充变得越来越困难，生产的器件的性能的波动性很大，对量产非常不利。

如图13所示，以现有的超结功率半导体器件为例，包括漏极金属1、位于漏极金属上的第一导电类型衬底2及位于第一导电类型衬底2上的第一导电类型第一外延层3，在第一导电类型第一外延层3内设置第二导电类型柱4，在相邻的第二导电类型柱4之间设置第一导电类型柱5，在器件中心区设有有源区001，在有源区001外围设有终端区002；在有源区001内，在第二导电类型柱4的上方设有第二导电类型体区6，在第二导电类型体区6内设有第一导电类型源区8，在第一导电类型柱5的上方设有栅氧层9，在栅氧层9的上方设有栅极多晶硅10，在栅极多晶硅10以及第二导电类型体区6的上方设有绝缘介质层11，源极金属15覆盖在有源区001的表面，并有一部分延伸进入终端区002，源极金属15通过接触柱与第一导电类型源区8、第二导电类型体区6欧姆接触；在终端区002内，第一导电类型第一外延层3表面设有若干第二导电类型阱区14，在第一导电类型第一外延层3的上方设有场氧层12，在场氧层12的上方靠近有源区001的位置处设有栅极总线多晶硅13，在栅极总线多晶硅13上方设有绝缘介质层11；上述第一导电类型衬底2、第一导电类型第一外延层3、第一导电类型柱5、第一导电类型第二外延层7与第一导电类型源区8为n型导电，第二导电类型柱4与第二导电类型体区6为p型导电。

现有的超结功率半导体器件，在第二导电类型柱4内存在填充缺陷，这种缺陷从外延的表面延伸进入外延内部，在外延层表面的缺陷会极大的影响器件表面的电场分布，容易导致器件漏电增加，导致器件的可靠性下降。

技术实现要素：

本实用新型的目的是克服现有技术中存在的不足，提供一种能改善器件表面的电场分布并提升器件可靠性的高可靠性超结功率半导体结构。

按照本实用新型提供的技术方案，所述高可靠性超结功率半导体结构，包括漏极金属、位于漏极金属上的第一导电类型衬底及位于第一导电类型衬底上的第一导电类型第一外延层，将第一导电类型第一外延层的中部作为器件的有源区，将有源区的外围作为器件的终端区，在第一导电类型第一外延层内呈间隔设置有第二导电类型柱，在相邻的第二导电类型柱之间设置第一导电类型柱；

在位于有源区内的第二导电类型柱的上方设有第二导电类型体区，在第二导电类型体区内设有第一导电类型源区，在位于终端区内的第二导电类型柱的上方设有第二导电类型阱区；

在第一导电类型柱的上方设有第一导电类型第二外延层，在位于有源区内的第二导电类型体区、第一导电类型第二外延层与第一导电类型源区的上方设有栅氧层，在栅氧层的上方设有栅极多晶硅，在栅极多晶硅的上方设有绝缘介质层；

在位于终端区内的第一导电类型第二外延层与第二导电类型阱区的上方设有场氧层，在场氧层的上方并靠近有源区的位置处设有栅极总线多晶硅，在栅极总线多晶硅的上方设有绝缘介质层；

在所述绝缘介质层的上方设有源极金属，源极金属覆盖在位于有源区内的绝缘介质层的表面并覆盖位于终端区内的且与有源区相邻的绝缘介质层的表面，源极金属通过通孔与第一导电类型源区、第二导电类型体区欧姆接触。

作为优选，所述第一导电类型第二外延层的第一导电类型杂质的浓度范围为0~1e18每立方厘米。

作为优选，所述第一导电类型第二外延层的厚度范围为0.1~10微米。

作为优选，所述第一导电类型衬底、第一导电类型第一外延层、第一导电类型柱、第一导电类型第二外延层与第一导电类型源区为n型导电，第二导电类型柱与第二导电类型体区为p型导电；或者，所述第一导电类型衬底、第一导电类型第一外延层、第一导电类型柱、第一导电类型第二外延层与第一导电类型源区为p型导电，第二导电类型柱与第二导电类型体区为n型导电。

本实用新型提供的高可靠性超结功率半导体结构及制造方法，它与现有技术相比，具备以下优点：

1）本实用新型结构的第一导电类型第二外延层内不存在填充的缺陷，器件表面的电场不会受到明显的影响，降低器件的漏电，提升了器件的可靠性；

2）本实用新型的制造工艺与现有工艺兼容，降低了制造成本。

附图说明

图1为本实用新型刻蚀出深沟槽的剖视结构示意图。

图2为本实用新型形成第二导电类型柱与第一导电类型柱的剖视结构示意图。

图3为本实用新型形成第一导电类型第二外延层的剖视结构示意图。

图4为本实用新型形成第二导电类型体区与第二导电类型阱区的剖视结构示意图。

图5为本实用新型形成场氧层的剖视结构示意图。

图6为本实用新型去除有源区内的场氧层的剖视结构示意图。

图7为本实用新型在有源区内形成栅氧层的剖视结构示意图。

图8为本实用新型形成栅极多晶硅与栅极总线多晶硅的剖视结构示意图。

图9为本实用新型形成第一导电类型源区的剖视结构示意图。

图10为本实用新型形成绝缘介质层的剖视结构示意图。

图11为本实用新型形成通孔的剖视结构示意图。

图12为形成源极金属与漏极金属的剖视结构示意图。

图13为传统结构的剖视结构示意图。

具体实施方式

下面结合具体实施例对本实用新型作进一步说明。

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。

实施例1

该实施例中，第一导电类型衬底2、第一导电类型第一外延层3、第一导电类型柱5、第一导电类型第二外延层7与第一导电类型源区8为n型导电，第二导电类型柱4与第二导电类型体区6为p型导电。

一种高可靠性超结功率半导体结构，包括漏极金属1、位于漏极金属1上的第一导电类型衬底2及位于第一导电类型衬底2上的第一导电类型第一外延层3，将第一导电类型第一外延层3的中部作为器件的有源区001，将有源区001的外围作为器件的终端区002，在第一导电类型第一外延层3内呈间隔设置有第二导电类型柱4，在相邻的第二导电类型柱4之间设置第一导电类型柱5；

在位于有源区001内的第二导电类型柱4的上方设有第二导电类型体区6，在第二导电类型体区6内设有第一导电类型源区8，在位于终端区002内的第二导电类型柱4的上方设有第二导电类型阱区14；

在第一导电类型柱5的上方设有第一导电类型第二外延层7，在位于有源区001内的第二导电类型体区6、第一导电类型第二外延层7与第一导电类型源区8的上方设有栅氧层9，在栅氧层9的上方设有栅极多晶硅10，在栅极多晶硅10的上方设有绝缘介质层11；

在位于终端区002内的第一导电类型第二外延层7与第二导电类型阱区14的上方设有场氧层12，在场氧层12的上方并靠近有源区001的位置处设有栅极总线多晶硅13，在栅极总线多晶硅13的上方设有绝缘介质层11；

在所述绝缘介质层11的上方设有源极金属15，源极金属15覆盖在位于有源区001内的绝缘介质层11的表面并覆盖位于终端区002内的且与有源区001相邻的绝缘介质层11的表面，源极金属15通过通孔与第一导电类型源区8、第二导电类型体区6欧姆接触。

所述第一导电类型第二外延层7的第一导电类型杂质的浓度范围为0~1e18每立方厘米。

所述第一导电类型第二外延层7的厚度范围为0.1~10微米。

所述第一导电类型衬底2、第一导电类型第一外延层3、第一导电类型柱5、第一导电类型第二外延层7与第一导电类型源区8为n型导电，第二导电类型柱4与第二导电类型体区6为p型导电；或者，所述第一导电类型衬底2、第一导电类型第一外延层3、第一导电类型柱5、第一导电类型第二外延层7与第一导电类型源区8为p型导电，第二导电类型柱4与第二导电类型体区6为n型导电。

一种高可靠性超结功率半导体结构的制造方法包括以下步骤：

步骤一：在第一导电类型衬底2上形成第一导电类型第一外延层3，然后选择性刻蚀出深沟槽；

步骤二：淀积第二导电类型半导体，将步骤一中的深沟槽填充满，然后去除掉第一导电类型第一外延层3上方的第二导电类型半导体，形成第二导电类型柱4与第一导电类型柱5；

步骤三：在第二导电类型柱4与第一导电类型柱5上方形成第一导电类型第二外延层7；

步骤四：将第一导电类型第一外延层3的中部作为器件的有源区001，将有源区001的外围作为器件的终端区002，在有源区001内的第一导电类型第二外延层7内选择性的注入第二导电类型杂质，退火后形成位于第二导电类型柱4上的第二导电类型体区6，在终端区002内的第一导电类型第二外延层7内选择性的注入第二导电类型杂质，退火后形成位于第二导电类型柱4上的第二导电类型阱区14；

步骤五：在位于终端区002与有源区001的表面形成场氧层12；

步骤六：刻蚀去除有源区001内的场氧层12；

步骤七：在有源区001内对应步骤六去除掉场氧层12的表面形成栅氧层9；

步骤八：在栅氧层9的表面与场氧层12的表面淀积导电多晶硅，然后选择性刻蚀导电多晶硅，形成位于栅氧层9表面的栅极多晶硅10与位于场氧层12表面的栅极总线多晶硅13；

步骤九：选择性注入第一导电类型杂质，激活后形成位于第二导电类型体区6内的第一导电类型源区8；

步骤十：在栅氧层9、栅极多晶硅10、场氧层12与栅极总线多晶硅13的表面淀积绝缘介质层11；

步骤十一：选择性刻蚀绝缘介质层11、栅氧层9与第一导电类型源区8，形成通孔；

步骤十二：形成源极金属15，源极金属15覆盖在位于有源区001内的绝缘介质层11的表面并覆盖位于终端区002内的且与有源区001相邻的绝缘介质层11的表面，源极金属15通过通孔与第一导电类型源区8、第二导电类型体区6欧姆接触，在第一导电类型衬底2的背面形成漏极金属1。

所属领域的普通技术人员应当理解：以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。