专利名称:半导体器件及该半导体器件的制造方法
技术领域：
本发明涉及一种半导体器件及该半导体器件的制造方法。
背景技术：
高压器件需要位于漏极中的低密度漂移区(low-density drift region)以使该高压器件具有抗高压的击穿特性。该漂移区占据高压器件中最大的区域。当高压器件需要更好的击穿特性时，需要具有沿水平方向的更大的漂移区。
而且，为了实现高压击穿特性，对于高压器件来说有必要增加沟道区的长度以避免源极和漏极之间的穿通(punch through)。该沟槽区占据高压器件中第二大的区域。
接下来，将参考附图详细描述根据相关技术的高压器件。
图1是根据相关技术的高压器件的截面图。
参考图1，在p型半导体衬底10的预定区域上形成低密度漂移区11。在p型半导体衬底10的上表面上形成栅极氧化层12，且在半导体衬底10的对应于漂移区11的部分上形成用于场极板的场氧化层13。
栅极14形成在栅极氧化层12和场氧化层13上。在该半导体衬底10中靠近栅极14的两侧形成源极15和漏极16，即，具有高密度的n型掺杂区。这时，源极15与漂移区11间隔开，并且漏极16在漂移区11中形成。
在半导体衬底10中、源极15和漂移区11之间栅极14的下方形成沟道区17，且电子18从源极区向漏极区流动。
在如上所述的传统的高压器件中，由于漂移区11的水平结构而必须增大漂移区11的水平长度以增强其击穿特性。这可能会限制半导体器件的高集成度和小型化。
发明内容因此，本发明旨在解决现有技术中出现的上述问题，本发明的目的是提供一种半导体器件及该半导体器件的制造方法。该半导体器件及该半导体器件的制造方法可以在保持击穿强度的同时减小器件的面积。
为了实现本发明的上述目的，本发明提供了一种半导体器件，其包括一对漂移区，其形成在半导体衬底中；沟槽区，其形成在该对漂移区之间；氧化层间隔件，其形成在该沟槽区的两个侧壁上；绝缘层，其形成在该沟槽区的下方；栅极，其形成在该沟槽区中；以及源极和漏极，其分别形成在该对漂移区中。
为了实现本发明的上述目的，本发明提供了一种半导体器件的制造方法，其包括以下的步骤在半导体衬底中形成一对漂移区；在该衬底上以该氧化层与该对漂移区部分重叠的方式形成氧化层；在该对漂移区之间形成沟槽区；在该沟槽区的两个侧壁上形成氧化层间隔件；在该沟槽区的下方形成绝缘层；在该沟槽区中和该氧化层上形成栅极；以及在该对漂移区上分别形成源极和漏极。
图1是根据相关技术的高压器件的截面图；以及图2A、图2B、图2C、图2D、图2E、图2F以及图2G为示出根据本发明优选实施例的半导体器件及该半导体器件的制造方法的截面图。
具体实施方式接下来，将参考附图详细描述根据本发明的优选实施例。
在对本发明的以下描述中，为了避免赘述及阐明本发明的主题，本领域中的一般公知技术以及与本发明不直接相关的技术将被省略。同样，在附图中一些元件被放大、省略或简化，并且所述元件的实际尺寸可与在附图中示出的尺寸不同。
图2A、图2B、图2C、图2D、图2E、图2F以及图2G为示出根据本发明优选实施例的半导体器件及该半导体器件的制造方法的截面图。
首先，如图2A所示，在p型半导体衬底20中形成一对彼此对称的漂移区21。
沿竖直方向深深地形成该对漂移区21，且该对漂移区21在水平方向上彼此间隔预定距离。
形成该漂移区21的方法包括以下步骤在半导体衬底20中形成漂移区掩模图案；注入n型低密度杂质；以及对所注入的杂质进行推阱(drive in)。
接着，如图2B所示，在该衬底20的表面上形成氧化层22，以使该氧化层22与两个漂移区21部分重叠。换言之，氧化层22的长度大于两漂移区21之间的距离。
形成该氧化层22的方法包括以下步骤在该衬底20上形成氧化层掩模图案；以预定深度蚀刻该衬底20；在整个表面上沉积该氧化层22；以及平坦化该氧化层22。
如图2C所示，在该衬底20上形成氮化层31。
接着，如图2D所示，在衬底20中、两漂移区之间形成沟槽区23。
沟槽区23的深度等于或小于漂移区21的深度，且沟槽区23的宽度小于氧化层22的长度。
形成该沟槽区23的方法包括以下步骤形成沟槽区掩模图案；以及以预定深度蚀刻该衬底20。
接着，如图2E所示，在该沟槽区23的两个侧壁上形成氧化层间隔件24。该氧化层间隔件24用作高压器件的场极板。形成该氧化层间隔件24的方法包括以下步骤在整个表面上沉积氧化层；以及各向异性干蚀刻所沉积的氧化层。
在沟槽区23的下方形成绝缘层32。该绝缘层32是通过进行热氧化处理而形成的热氧化层。
接着，清除氮化层31。
接着，如图2F所示，在沟槽区23中以及氧化层22的上表面上形成栅极25。此后，在栅极25的两个侧壁上形成氮化层间隔件26。
形成栅极25的方法包括以下步骤沉积栅极导电层以使所述栅极导电层完全填充在沟槽区23中；形成栅极掩模图案；以及蚀刻所述栅极导电层。此外，形成氮化层间隔件26的方法包括以下步骤在整个表面上沉积氮化层；以及各向异性干蚀刻所沉积的氮化层。
接着，如图2G所示，通过注入高密度的n型杂质而在两个漂移区21上分别形成源极27和漏极28。
而且，电子30在源极27和漏极28之间流动。
如上所述，该半导体器件的特征在于竖直结构(vertical structure)的漂移区21形成为在左右方向上彼此对称。
在根据本发明的高压器件中，由于当高压电源施加到漏极28上时在竖直方向上形成耗尽区，所以漂移区21和沟道区29的长度可以比传统结构的漂移区和沟槽区的长度短大约几个μm，因此减小了高压器件的面积。
尽管参考特定的示例性实施例对本发明进行了描述，但是本发明的保护范围并非由所述实施例而是由所附的权利要求
书来限定。应当理解的是，本领域的技术人员在不脱离本发明的范围和构思的情况下可以对所述实施例进行变化和修改。
权利要求
1.一种半导体器件，其包括一对漂移区，其形成在半导体衬底中；沟槽区，其形成在该对漂移区之间；氧化层间隔件，其形成在该沟槽区的两个侧壁上；绝缘层，其形成在该沟槽区的下方；栅极，其形成在该沟槽区中；以及源极和漏极，其分别形成在该对漂移区中。
2.如权利要求
1所述的半导体器件，其中该沟槽区的深度等于或小于所述漂移区的深度。
3.如权利要求
1所述的半导体器件，其中该栅极包括在该栅极的两个侧壁上形成的氮化层间隔件。
4.如权利要求
1所述的半导体器件，其中所述漂移区竖直形成且设置为沿水平方向彼此间隔。
5.如权利要求
1所述的半导体器件，其中靠近该沟槽区形成氧化层，且该栅极的一部分形成在该氧化层的上表面上。
6.一种半导体器件的制造方法，该制造方法包括以下步骤在半导体衬底中形成一对漂移区；在该半导体衬底上形成氧化层以使该氧化层与该对漂移区部分重叠；在该对漂移区之间形成沟槽区；在该沟槽区的两个侧壁上形成氧化层间隔件；在该沟槽区的下方形成绝缘层；在该沟槽区中和该氧化层上形成栅极；以及在该对漂移区上分别形成源极和漏极。
7.如权利要求
6所述的制造方法，其中形成氧化层的步骤包括以下子步骤在该衬底上形成氧化层掩模图案；以预定深度蚀刻该半导体衬底；在该半导体衬底的整个表面上沉积该氧化层；以及平坦化该氧化层。
8.如权利要求
6所述的制造方法，其中该沟槽区形成为使该沟槽区的深度等于或小于所述漂移区的深度，并且该沟槽区的宽度等于或小于该氧化层的长度。
9.如权利要求
6所述的制造方法，其中在形成栅极的步骤之后还包括在该栅极的两个侧壁上形成氮化层间隔件的步骤。
10.如权利要求
6所述的制造方法，其中该对漂移区形成为沿水平方向对称且彼此间隔。
11.一种半导体器件的制造方法，该制造方法包括以下步骤在半导体衬底中形成一对漂移区；在该衬底上形成氧化层，以使该氧化层与该对漂移区部分重叠；在该衬底上形成氮化层；在该对漂移区之间形成沟槽区；在该沟槽区的两个侧壁上形成氧化层间隔件；在该沟槽区的下方形成绝缘层；去除该氮化层；在该沟槽区中和该氧化层上形成栅极；以及在该对漂移区上分别形成源极和漏极。
专利摘要
本发明公开了一种半导体器件及该半导体器件的制造方法。该半导体器件包括一对漂移区，其形成在半导体衬底中；沟槽区，其形成在该对漂移区之间；氧化层间隔件，其形成在该沟槽区的两个侧壁上；栅极，其形成在该沟槽区中；以及源极和漏极，其分别形成在该对漂移区中。
文档编号H01L21/336GK1992341SQ200610170172
公开日2007年7月4日 申请日期2006年12月25日
发明者高光永 申请人:东部电子股份有限公司导出引文BiBTeX, EndNote, RefMan