专利名称：非易失存储器件及其制造方法
技术领域：
本发明涉及一种非易失存储器件及其制造方法，更具体地讲。涉及一种非易失存储器件，其中分别具有不同阈值电压的两个晶体管串联连接，形成存储单元，及其制造方法。
参见
图1，其中展示了简单叠层式的一般非易失存储器件的结构，在其上形成有隧道氧化层2的P型半导体衬底1上形成浮置栅极3。在浮置栅极3上形成控制栅极5，在浮置栅极3与控制栅极5之间形成介电层4。在浮置栅极3的两侧形成N型杂质区6于P型半导体衬底1的表面之下。
简单叠层式的非易失存储器件存在如下问题。随着单元尺寸变小，控制栅极5的耦合常数变小。为了解决此问题，在浮置栅极3与控制栅极5之间由ONO制成介电层4。这种情况下，工艺变得复杂而且需要高温下的退火处理。
在图1所示简单叠层式的非易失存储器件中构成单元阵列时，每两个单元需要一个金属接触，因而有效的单元尺寸变大。为了解决此类问题，针对不需要金属接触的非易失存储器件做了开发和研究。
图2是无金属接触的传统非易失存储器件的布局，图3是沿图2的线I-I截取的、展示无金属接触的非易失存储器件的结构的剖面图。
在传统的无金属接触的非易失存储器件中，不需要任何用做位线的金属线。代之以是采用源和漏区作为位线。也就是说，在半导体衬底11的表面之下的一个方向形成多对N型重掺杂的杂质区12，并相互隔开一定距离。在半导体衬底11上垂直于杂质区12形成相互隔开一定距离的字线(控制栅极)13。字线13与杂质区12之间形成浮置栅极14。在字线13与浮置栅极14之间形成介电层16。在浮置栅极14与半导体衬底11表面之间形成氧化物制成的隧道绝缘层17。作为杂质区12的并用做位线的源区和漏区被隔离层15相互隔离。
在传统的无金属接触的非易失存储器件中，对于每个单元不需要位线，但由于杂质区的电阻，对于每16个单元需要一个金属接触。因此减少了有效的单元尺寸。
尽管如此，由于无金属接触的非易失存储器件是简单叠层式。所以存在弱耦合的问题。为了解决图3和4所示传统的非易失存储器件的弱耦合，制造了另一种非易失存储器件。
图4是为了解决图3和4所示传统的非易失存储器件的弱耦合图而增强的非易失存储器件的布局，图5是展示沿图4的线II-II的增强非易失存储器件的结构的剖面图。
在半导体衬底11表面之下的一个方向形成N型重掺杂杂质区12a、12b和12c。在半导体衬底11的整个表面上形成氧化物制成的隧道绝缘层17。在隧道绝缘层17上，于杂质区12a、12b和12c之间形成矩阵形式的多个第一浮置栅极14a和14b。在隧道绝缘层17上，于第一浮置栅极14a和14b之间形成绝缘层18。在第一浮置栅极对14a和14b上形成多个第二浮置栅极14c。在包括第一和第二浮置栅极14a、14b和14c的半导体衬底11上形成字线(控制栅极)13，垂直于杂质区12a、12b和12c。此时，字线13覆盖第一和第二浮置栅极14a、14b和14c。介电层16形成在字线13与第二浮置栅极14c之间。亦即，两个相邻的第一浮置栅极通过第二浮置栅极14c连接，因而提高了耦合比例。
位于第二浮置栅极14c之下的杂质区12b用做公共漏区，在第二浮置栅极14c两侧的杂质区12a和12c用做源区。此外，全部杂质区用做位线。
解决了弱耦合问题的传统的增强非易失存储器件仍存在以下问题。尽管两个第一浮置栅极通过第二浮置栅极连接，以此提高耦合比例，但每个单元把第二浮置栅极与形成于具有相同隧道绝缘层的两个沟道区上的第一浮置栅极连接，因此耦合比例的增加受到限制。另外，由于第一浮置栅极形成在杂质区之间的沟道区之上，两个相邻第一浮置栅极与第二浮置栅极连接，字线形成于其上，所以工艺变得复杂，不能获得良好的可靠性。
因此，本发明针对非易失存储器件及其制造方法，实质上克服来源于相关已有技术的限制和缺点的几个问题。
本发明的目的是提供非易失存储器及其制造方法，其耦合比例得以提高，工艺得以简化。
本发明的其他特征和优点将在以下说明中给出，部分将从说明中得以了解，或者可以从实施本发明中获得。通过在文字说明和权利要求书以及附图中特别指出的结构，将可了解和实现本发明的客观和其它优点。
为了实现这些和其他优点，根据本发明的目的，作为概括和主要的说明，非易失存储器件包括第一导电类型的半导体衬底；多个第二导电类型的第一和第二杂质区，在半导体衬底表面之下的一个方向上交替形成并相隔一定距离；多个岛状隧道绝缘层，形成于第二杂质区与第一杂质区中央一侧的第一杂质区之间的半导体衬底上；绝缘层，形成于除隧道绝缘层上之外的半导体衬底上；多个浮置栅极，每个浮置栅极形成于每个隧道绝缘层上和另一个第二杂质区与第一杂质区中央另一侧的第一杂质区之间的绝缘层上；形成于每个浮置栅极上的介电层；多条字线，与第一和第二杂质区垂直地形成于多个浮置栅极上。
在本发明的另一方面中，非易失存储器件的制造方法包括以下步骤通过注入第二导电类型的杂质，在第一导电类型的半导体衬底表面之下的一个方向形成相隔一定距离的公共源区端、编程/读取漏区端、和监视器漏区端；在半导体衬底的整个表面上淀积绝缘层，在公共源区端与编程/读取漏区端之间蚀刻岛状绝缘层；在绝缘层被蚀刻成岛状的半导体部位上形成隧道绝缘层；在公共源区端的中心、公共源区端与编程/读取漏区端之间、公共源区端与监视器漏区端之间，于隧道绝缘层上和绝缘层上形成每个浮置栅极；在浮置栅极上形成介电层；在浮置栅极上与公共源区端、编程/读取漏区端、和监视器漏区端垂直地形成控制栅极。
应该知道，上述一般性说明和以下具体说明均是举例性和解释性的，对本发明的进一步解释由权利要求书提供。
参看以下详细说明并阅读附图，将可容易地了解本发明的这些和各种其他目的、特征和优点。
图1是一般非易失存储器件结构的剖面图。
图2是无金属接触的传统非易失存储器件的布局。
图3是沿图2线I-I的、无金属接触传统非易失存储器件结构的剖面图。
图4是其中解决了弱耦合问题的传统非易失存储器件的布局。
图5是沿图4线II-II的、传统非易失存储器件的剖面图。
图6是根据本发明的非易失存储器件的组成单元电路图。
图7是根据本发明的非易失存储器件的组成单元剖面图。
图8是根据本发明的非易失存储器件的布局。
图9是沿图8线I-I的、根据本发明的非易失存储器件结构的剖面图。
图10是沿图8线II-II的、根据本发明的非易失存储器件结构的剖面图。
图11是沿图8线III-III的、根据本发明的非易失存储器件结构的剖面图。
图12A-12G是展示根据本发明优选实施例的非易失存储器件的制造方法的工艺步骤的透视图。
以下将具体参考本发明的优选实施例，这些实例展示于附图中。
图6是根据本发明的非易失存储器件的组成单元的电路图，图7是非易失存储器件的组成单元的剖面图，图8是非易失存储器件的布局，图9是沿图8线I-I的非易失存储器件结构的剖面图，图10是沿图8线II-II的非易失存储器件结构的剖面图，和图11是沿图8线III-III的非易失存储器件结构的剖面图。
非易失存储器件设计成具有两个沟道。亦即，浮置栅极31形成于控制栅极30之下，对应于一个浮置栅极31形成两个沟道37和38。公共源区端32形成在两个沟道37和38之间。监视器漏区端34和编程/读取漏区端33形成在两个沟道37和38的相对两侧。
因此，监视器晶体管35由浮置栅极31、监视器漏区端34和公共源区端32组成。编程/读取晶体管36由浮置栅极31、编程/读取漏区端33和公共源区端32组成。这就是说，编程/读取晶体管36执行属于存储器件原本工作的编程和读取的工作，而监视器晶体管35执行对编程进行同时校验的工作。
根据本发明，监视器晶体管35和编程/读取晶体管36具有在浮置栅极测量的不同阈值电压。这将结合图7说明。
由于非易失存储器件单元具有两个沟道，所以在半导体衬底42表面之下形成三个n-型杂质区，它们是公共源区端32、编程/读取漏区端33、和监视器漏区端34。它们相互隔开一定距离。在与编程/读取晶体管36相邻的杂质区之间的半导体衬底42上形成隧道绝缘层40，而在与监视器晶体管35相邻的杂质区之间的半导体衬底42上形成绝缘层41。如图7所示，隧道绝缘层40较薄，绝缘层41相对较厚。在两个沟道区之间形成浮置栅极31，在浮置栅极31上形成介电层44。
进行不同的沟道离子注入以区分阈值电压。然而，为了提高耦合比例，隧道绝缘层40形成得相对薄，绝缘层41形成得相对厚，以使监视器晶体管35和编程/读取晶体管36因两个厚度差而具有不同的阈值电压。
图8是非易失存储器件的布局。如图8所示，多个n-型杂质区形成于一个方向并相互隔开一定距离。这些杂质区是公共源区端32、编程/读取漏区端33、和监视器漏区端34，如图6和7所示。与编程/读取晶体管36相邻的杂质区之间的距离应该相等，即m＝m′＝m″＝……。与监视器晶体管35相邻的杂质区之间的距离应该相等，即1＝1′＝1″＝……。公共源区端32的宽度窄于监视器漏区端33的或者编程/读取漏区端34的宽度。
相互隔开一定距离的多根字线(控制栅)30在与杂质区垂直的方向形成。浮置栅极31形成于字线30之下，并覆盖在一个杂质区与另一个杂质区之间形成的两个沟道区上。隧道绝缘层40形成在浮置栅极31与半导体衬底40之间的每个另一沟道区上。标号37和38代表晶体管的沟道。
在沿字线方向的线截取的剖面，均为n-型杂质区的公共源区端32和编程/读取漏区端和监视器漏区端33和34形成于半导体衬底42表面之下并隔开一定距离。隧道绝缘层40形成在公共源区端32与编程/读取漏区端33之间的半导体衬底42上。由HLD氧化物制成的绝缘层41相对厚于隧道绝缘层40，形成在未形成有隧道绝缘层40的半导体衬底42上。在公共源区端32的中心、隧道绝缘层40上和绝缘层41上形成浮置栅极31。在浮置栅极31的表面上形成介电层44，在浮置栅极31之上形成字线(控制栅)30。标号37和38分别代表监视器晶体管35的沟道和编程/读取晶体管36的沟道。
参看图10，其中展示了非易失存储器件的编程/读取晶体管36的结构，隧道绝缘层40形成在p-型半导体衬底42的预定部位上，被相互隔离。在未形成隧道绝缘层40的p-型半导体衬底42上形成厚度绝层41。浮置栅极31、介电层44、和字线(控制栅)30相继形成在隧道绝缘层40上。
参看图11，其中展示了非易失存储器件的监视器晶体管的结构，厚绝缘层41形成于p-型半导体衬底42上。接着，相继形成浮置栅极31、介电层44、和字线(控制栅)30。
以下将参考展示各个工艺步骤的图12A-12G，说明上述非易失存储器件的制造方法。
首先参看图12A，在p-型半导体衬底42上涂敷光刻胶膜(未示出)，通过曝光和显影构图，为公共源区端、编程/读取漏区端和监视器漏区端限定位置。把N-型重搀杂杂质离子注入曝光的p-型半导体衬底42，以便形成公共源区端32、编程/读取漏区端33、和监视器漏区端34。此时，编程/读取漏区端33位于公共源区端32右侧，监视器漏区端34位于公共源区端32左侧。
参看图12B，用于隔离组成单元的绝缘层41例如HLD氧化物层形成在半导体衬底42的整个表面上，然后蚀刻成公共源区端32与编程/读取漏区端33之间的岛状，亦即覆盖每个单元的编程/读取晶体管的沟道区。
参看图12C，隧道绝缘层40淀积在岛状的蚀刻部位上。此时，隧道绝缘层40是氧化物层，通过热氧化工艺或者化学汽相淀积(CVD)工艺淀积。
参看图12D，在包括绝缘层41和隧道绝缘层40的整个表面上淀积第一多晶硅层31a。此时，第一多晶硅层31a形成得过薄，以致不能填充岛状蚀刻部位，以便提高耦合效应。
参看图12E，选择地去除第一多晶硅层31a形成浮置栅极31，每个浮置栅极形成在公共源区端32的中心、形成于公共源区端32与编程/读取漏区端33之间和公共源区端32与监视器漏区端34之间的绝缘层41和隧道绝缘层40上。
参看图12F，由ONO或者氧化物制成的介电层44淀积在包括浮置栅极31的整个表面上，然后在介电层44上淀积第二多晶硅层30a。
参看图12G，选择去除第二多晶硅层30a，与公共源区端32、编程/读取漏区端33、和监视器漏区端34垂直地形成字线(控制栅)30，并覆盖浮置栅极31。
非易失存储器件及其制造方法具有如下优点。首先，由于耦合常数高，可以容易地获得高速和低电阻的应用。第二，由于存储器阵列的构成无需金属接触，所以单元尺寸减小，隧道绝缘层以岛状形式形成在去除了绝缘层的部位上，从而明显简化了工艺。第三，由于组成单元由编程/读取晶体管组成，所以当编程时同时监视单元的浮置栅极的电荷状态。
应该知道，在不脱离本发明的精髓或者范围的条件下，本领域的技术人员可以对本发明的非易失存储器件及其制造方法做出各种改进和变形。因此，只要对本发明的改进和变形落入权利要求书及其等同物的范围就应由本发明所覆盖。
权利要求
1.一种非易失存储器件，包括第一导电类型的半导体衬底；公共源区端、编程/读取漏区端、和监视器漏区端，均为第二导电类型并形成于半导体衬底表面之下，相互隔开一定距离；隧道绝缘层，形成于公共源区端与编程/读取漏区端之间的半导体衬底上；绝缘层，形成于公共源区端与监视器漏区端之间的半导体衬底上；浮置栅极，形成于隧道绝缘层和绝缘层上；介电层，形成于浮置栅极表面上；控制栅极，位于介电层上。
2.根据权利要求1的非易失存储器件，其中绝缘层形成得厚于隧道绝缘层。
3.一种非易失存储器件，包括第一导电类型的半导体衬底；多个第二导电类型的第一和第二杂质区，在半导体衬底表面之下的一个方向上交替形成并相隔一定距离；多个岛状隧道绝缘层，形成于第二杂质区与第一杂质区中央一侧的第一杂质区之间的半导体衬底上；绝缘层，形成于除隧道缘层上之外的半导体衬底上；多个浮置栅极，每个浮置栅极形成于每个隧道绝缘层上、和另一个第二杂质区与第一杂质区中央另一侧的第一杂质区之间的绝缘层上；介电层，形成于每个浮置栅极上；多根字线，与第一和第二杂质区垂直地形成于多个浮置栅极上。
4.根据权利要求3的非易失存储器件，其中在第一杂质区中心一侧的每对第一和第二杂质区之间的距离是相等的，在第一杂质区另一侧的每对第一和第二杂质区之间的距离是相等的。
5.根据权利要求3的非易失存储器件，其中第二杂质区宽于第一杂质区。
6.根据权利要求3的非易失存储器件，其中第一杂质区是公共源区端，第二杂质区是编程/读取漏区端或者监视器漏区端中之一。
7.根据权利要求3的非易失存储器件，其中绝缘层厚于隧道绝缘层。
8.一种非易失存储器件的制造方法，包括以下步骤通过注入第二导电类型的杂质，在第一导电类型的半导体衬底表面之下的一个方向形成相隔一定距离的公共源区端、编程/读取漏区端、和监视器漏区端；在半导体衬底的整个表面上淀积绝缘层、在公共源区端与编程/读取漏区端之间蚀刻岛状绝缘层；在绝缘层被蚀刻成岛状的半导体部位上形成隧道绝缘层；在公共源区端的中心、公共源区端与编程/读取漏区端之间、公共源区端与监视器漏区端之间，于隧道绝缘层上和绝缘层上形成每个浮置栅极；在浮置栅极上形成介电层；在浮置栅极上与公共源区端、编程/读取漏区端、和监视器漏区端垂直地形成控制栅极。
9.根据权利要求8的方法，其中隧道绝缘层是热氧化物层或者化学汽相淀积(CVD)氧化物层。
10.根据权利要求8的方法，其中隧道绝缘层厚于绝缘层。
11.根据权利要求8的方法，其中浮置栅极形成得具有在隧道绝缘层和绝缘层上的台阶覆盖。
12.根据权利要求8的方法，其中介电层由氧化物或者ONO制成。
全文摘要
一种非易失存储器件及其制造方法。该器件包括:第一导电类型半导体衬底;多个第二导电类型第一和第二杂质区,在半导体衬底表面下一方向相隔一定距离交替形成;多个岛状隧道绝缘层,在第二杂质区与第一杂质区中央一侧第一杂质区间半导体衬底上;绝缘层,在除隧道绝缘层上外的半导体衬底上;多个浮置栅极,每个在每个隧道绝缘层上、和另一个第二杂质区与第一杂质区中央另一侧第一杂质区间绝缘层上;介电层,在每个浮置栅极上;多根字线,在多个浮置栅极上与第一和第二杂质区垂直。
文档编号H01L29/788GK1195197SQ9712590
公开日1998年10月7日 申请日期1997年12月23日 优先权日1997年4月2日
发明者崔雄林, 罗庚晚 申请人:Lg半导体株式会社