专利名称：半导体器件的制造方法
技术领域：
本发明涉及在半绝缘性基片上形成的半导体器件的制造方法，特别涉及调整电阻值的电阻形成方法。
在以往的电极间的电阻形成方法中，在电阻区域上利用光刻胶形成电阻调整用的开口部，借助于在开口部蚀刻电阻区域，在对电流进行监视的同时、得到所要的电阻值。
下面，参照图3所示的剖视图(A1～F1)和平面图(A2～F2)、对以往的基于使用光刻胶图形的电阻值调整法的电阻形成方法进行说明。
首先，在GaAs等的半绝缘性基片1上形成具有开口部2的光刻胶3，在半绝缘性基片1上进行杂质的离子注入，形成高杂质浓度的电阻接触区域4(图3的A1，A2)。
接着，除去光刻胶6，在半绝缘性基片1上形成具有开口部5的新的光刻胶6。然后，在半绝缘性基片1上进行杂质的离子注入，形成低杂质浓度的电阻接触区域7(图3的B1，B2)。
接着，除去光刻胶6，在半绝缘性基片1上形成具有电极形成用开口部8的光刻胶9(图3的C1，C2)。
接着，在形成金属膜后，除去光刻胶9，由剥离法形成欧姆电极10(图3的D1，D2)。
接着，在半绝缘性基片1上形成具有横穿电阻区域7的电阻调整用的开口部11的光刻胶12，在电阻区域7上施行蚀刻后，在测定电阻值的同时进行调整、以便成为所要的电阻值(图3的E1，E2)。
最后，借助于除去光刻胶12，形成电阻值被调整的电极间的电阻(图3的F1，F2)。
但是，在前述的电阻形成方法中，如图3的E2所示，因形成完全地横穿电阻区域7的光刻胶12的开口部11，所以如图4所示，在通过开口部11对电阻区域7进行蚀刻，并在监视电流的同时进行电阻值的调整时，因从某个蚀刻时间开始电阻值急剧地增高，所以仅仅稍微超过蚀刻调整时间就会穿通电阻区域7，使电阻成为无限大的电阻值如图4所示，因用于使电阻值符合设计值范围的蚀刻时间以秒为单位非常地短，所以其问题在于，由于电阻值很难控制，其电阻值离散性较大，因此使合格率降低。
为了提高原材料利用率，一般、在集成电路的电阻形成中，要求改善电极间的电阻值的控制性。本发明的目的是谋求在这种电极间的电阻形成中改善电阻值的控制性。
用于解决这种问题的本发明的电阻形成方法，包括在半绝缘性半导体基片上利用离子注入或者扩散杂质有选择地形成电阻区域，在电阻区域的两端部上形成电极，在表面形成膜后、形成不横穿所述电阻区域的膜的开口部，借助于在开口部蚀刻露出的所述电阻区域、进行所述电阻区域的电阻值的调整。
因此，即使蚀刻达到穿通电阻区域的程度，电阻值也不会变成无限大，同时因能有充足的时间进行用于与设定值相符合的电阻值的调整的蚀刻，所以能谋得扩散电阻值的控制性的改善和原材料利用率的提高。
图1表示本发明实施例的电阻形成方法的流程图。
图2表示本发明的对于蚀刻时间的薄膜电阻值的变化。
图3表示以往的电阻形成方法的流程图。
图4表示以往的对于蚀刻时间的薄膜电阻值的变化。
下面，参照图1和图2对本发明的实施例进行说明。
实施例下面，参照图1所示的剖视图(A1～F1)和平面图(A2～F2)、对本发明实施例的基于使用完全不横穿电阻区域的光刻胶图形的电阻值调整法的电阻形成方法进行说明。
首先，在GaAs等半导体的半绝缘性基片1上形成具有开口部2的光刻胶3，利用在半绝缘性基片1上进行杂质的离子注入或者杂质的扩散，形成高杂质浓度的电阻接触区域4(图1的A1，A2)。
接着，除去光刻胶3，在半绝缘性基片1上形成具有电阻区域形成用的开口部5的新的光刻胶6。然后，以光刻胶6作为掩模，在半绝缘性基片1上进行离子注入或者扩散，形成低杂质浓度的电阻区域7(图1的B1，B2)。
然后，除去光刻胶6，在半绝缘性基片1上形成具有电极形成用的开口部8的新的光刻胶9(图1的C1，C2)。
接着，在表面形成AuGeNi等的金属膜后，除去光刻胶9，由剥离法形成欧姆电极10(图1的D1，D2)。
接着，在半绝缘性基片1上形成具有不横穿电阻区域7的2个电阻调整用的开口部13的光刻胶14，浸润在蚀刻液中，并在开口部13对电阻区域7施行蚀刻。然后，从蚀刻液中取出半绝缘性基片1，将探针与一部分被开口的电极接触、流过电流，测定是否成为所要的电阻值。如果没有成为所要的电阻值，则再次进行蚀刻，然后取出并测定电阻值。借助于重复这种工序，进行调整、以便成为所要的电阻值(图1的E1，E2)。
最后，借助于除去光刻胶14，形成电阻值被调整后的电极间的电阻(图1的F1，F2)。
图2表示由本发明的实施例得到的蚀刻时间与薄膜电阻值的关系。
由图可知，与以往的电阻形成方法相比(参照图4)，在本发明的电阻形成方法中，对于蚀刻时间的电阻值变化率小。为此，如图2的斜线部分所示，用于与设计值范围内的电阻值相符合的蚀刻时间比过去要长，所以即使稍稍超过蚀刻时间，电阻值也能保持在设计值内，能谋得电阻值的均匀性的改善和原材料利用率的提高。
因利用用于电阻值调整的蚀刻，即使例如穿通电阻区域，也能防止电阻值成为无限大，所以能比以往更安全地容易地进行电阻值调整。
此外，在实施例中，借助于形成例如2个电阻值调整用的开口部那样，形成偶数个开口部，能使电阻形状对称而取得平衡。但是，也可以将电阻值调整用的开口部的个数做成奇数个，尽管电阻的形状为非对称但前述的效果不变。
采用本发明的电阻形成方法，则因用于在设计值内的电阻值调整的蚀刻时间十分充足，并且用于电阻值调整用的蚀刻，即使导致例如穿通电阻区域，电阻值也不会成为无限大，所以容易进行电阻值的调整，同时因电阻值的离散性减小，所以能求得原材料利用率的提高。
权利要求
1.一种半导体器件的制造方法，其特征在于，包括下述工序在半绝缘性半导体基片上利用离子注入或者扩散杂质有选择地形成电阻区域的工序，在该电阻区域的两端部上形成电极的工序，在所述基片的表面上形成膜后，形成不横穿所述电阻区域的所述膜的开口部的工序，借助于在该开口部蚀刻露出的所述电阻区域，进行所述电阻区域的电阻值的调整的工序。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，形成多个不横穿电阻区域的开口部。
全文摘要
本发明揭示一种半导体器件的制造方法,包括在半绝缘性半导体基片上有选择地形成电阻区域,在该电阻区域的两端部上有选择地形成欧姆电极。在电极间形成有开口部的光刻胶,使完全不横穿电阻区域。借助于一点一点不断地蚀刻除去所述开口内的电阻区域,得到所要的电阻值。本发明的半导体器件的制造方法,能事先防止电阻值变得无限大,能改善电阻值的控制性和均匀性,并能提高原材料的利用率。
文档编号H01L29/8605GK1192039SQ98105298
公开日1998年9月2日 申请日期1998年2月27日 优先权日1997年2月27日
发明者福井武司, 古川秀利, 上田大助 申请人:松下电子工业株式会社