专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种半导体器件，特别是，涉及一种半导体器件，其是由优选形状的微导线组成，以用于高频半导体器件。
近来，在开发由几GHz至100GHz的宽范围上的高频集成半导体如GaAs集成半导体，已经取得了进步。在其中的布线即集成半导体的微线(参见图4(a))中，由于使用在高频中所带来的集肤效应而由电阻的增加引起传输损耗以成为问题。在图4(a)中，12表示绝缘膜，13表示电镀供料层，和15表示镀金。
为了降低由于集肤效应而使电阻的增加，可考虑有效地增加布线的表面积，并且迄今已经公知了各种用以增加布线表面积的方法。
这些实例包括用以增加布线的膜厚度的方法，如图4(b)所示，和用以增加布线的膜厚度然后使微导线的截面形成U形的方法，如图4(c)所示，其中微导线的两端向其衬底垂直地延伸。至于U形微导线，可参照如Hirano等人在电子、信息和通信工程学院的秋季会议(1992)的论文C-82中的“用于MMIC的U形微导线的制备”的描述。
日本专利公开公报JP-A-5-109708(1993)公开了类似于图4(d)所示的同轴线的微导线的形状，其可通过形成嵌于矩形微导线内部的绝缘膜而获得。该公报公开了一种布线系统，其包括通过用作为基本布线材料的金属导体15围绕绝缘膜16的整个四周所形成的截面形状的微导线，其中构成微导线的导体不仅具有面向外侧绝缘膜的表面(界面)，而且具有面向内部所嵌绝缘膜的表面(界面)，由此可阻止集肤效应的影响，即使在进行高频操作时也可抑制布线电阻的明显增加。
上述所公开的常用方法是通过增加布线表面来获得降低布线电阻增加的效果。
在对本发明进行研究的过程中，已经遇到了下列问题。
为了减小芯片的面积以便形成高度集成的半导体并使芯片成本降低，通常考虑最有效的方法是减小微导线的宽度和相邻微导线之间的空间(距离)。然而，这使得相邻微导线之间的空间变窄，并且使微导线相邻侧面部分的面积增加，因此，如图4(b)和(c)所示的厚膜布线会使所增加的相邻微导线之间的电容比图4(a)所示通常布线的大。
现举个例子，当如图(a)所示的每根微导线具有2μm的厚度、10μm的宽度和10μm的相邻微导线之间空间时，具有如图4(c)所示U形截面的每根微导线具有两倍于前者的4μm厚度、5μm宽度和5μm相邻微导线之间空间。在这种情况下，后者的布线表面积大于前者的2.8倍，其会降低大约30％的由集肤效应所引起的布线电阻。然而，后者表示每100μm的电容在20μF-40μF的两条相邻线路之间，其是前者的4倍。
在将该微线提供给高频集成半导体的螺旋电感无源元件的情况下，布线长度不会有差别，使得电感几乎相同。然而，共振频率f根据下式(1)与相邻微导线之间电容的增加成正比地降低。f=12π12LC]]>因此，使用螺旋电感的频带会变低，这会对集成半导体的操作产生问题。
因此，本发明就是为了解决现有技术中所包含的上述问题而作出的。本发明的目的是提供一种半导体器件，其中可增加布线的表面积，并且在高频集成半导体器件中可阻止相邻微导线之间的电容增加。
在整个说明书中，将使本发明的进一步的目的或特征更加清楚。
简言之，为了实现上述目的，本发明基于布线结构(即，截面形状)，即通过提供微导线的截面形状其侧部为局部开口(或开槽或打孔)，来增加布线的表面积，而不增加相邻微导线之间的电容。
按照本发明的一个方面，在半导体衬底上设置有有源元件和类似元件的绝缘层上所形成的微导线可具有微导线的截面形状，其中两侧部分的侧面(方向)具有开口，以便在每根微导线的内部形成凹部。
按照本发明的第二方面，微导线的开口侧部可以具有与相邻微导线相同的方向(侧部)。
可替换地，微导线的开口侧部可以与相邻的微导线开口侧部相反。也就是说，相邻微导线的开口侧部相互相反。
附图的简要说明。
图1是截面图，其表示准备本发明第一实施例的步骤；
图2是本发明第一实施例的螺旋导体的平面图；图3是截面图，其表示准备本发明第二实施例的步骤；图4是截面图，其表示常用布线的若干实施例；和图5是截面图，其表示准备本发明第三实施例的步骤。
优选实施例的说明。
下面将对本发明的优选实施例进行详细地描述。
在优选实施例中，半导体器件包括布线系统，其包括具有反向L形截面的微导线，其是通过对金属导体提供开口(或开槽)所形成的，其金属导体构成了布线材料，其是沿长度方向上而在两侧的某一侧上，其带有位于某一侧绝缘膜上的“L”形脚部，和用以支撑的臂部。
特别是，本发明的半导体器件包括在其优选实施例中以这样的次序层叠的半导体衬底(图1中的11)，以及绝缘膜(图1中的12)和电镀提供层(图1中的13)。在由第一光刻胶(图1中的14-1)所掩膜的电镀提供层上可形成镀金(图1中的13)。在用第二光刻胶(14-2)对镀金进行掩膜以后，除了布线部分以外，镀金和电镀提供层可通过干式腐蚀而腐蚀掉。然后，可除去第一和第二光刻胶。通过这些步骤，可进行腐蚀微导线侧部的相同过程，以便形成具有第一实施例中反向L形截面的镀金微导线的布线。
在本发明的实施例中，相邻微导线侧面之间的空间等于相邻微导线之间的空间(S)和布线宽度(L)的和(L+S)。与此相反，在如图4(a)所示的常用布线系统中，相邻微导线侧面之间的空间等于相邻微导线之间的空间(S)。因此，在本发明实施例中相邻微导线侧面之间的空间要比常用系统中的宽，即与布线宽度(L)的差，这样会导致相邻微导线之间的电容的相应降低。(相邻微导线之间的电容基本上正比于相邻微导线的侧表面积，而与相邻微导线侧面之间的距离(空间)成反比。)在本发明的另一实施例中，相邻微导线的开口端可以是相互相反的。
实施例下面将参照附图所进行的特定实施例的详细描述来进一步说明本发明。
图1表示截面图，其示出了以制备步骤次序的本发明半导体器件的第一实例。
首先，通过溅射或其它施加方式在位于半导体衬底11上的绝缘膜12上形成电镀提供层13(参见图1(a))。
然后，在电镀提供层13上，根据通常的光刻技术进行光刻胶14-1的涂覆、曝光和显影，用以形成预定的图形(参见图1(b))。
然后，通过溅射等施加电镀提供层13，并且使用电镀或非电镀等来施加大约300nm厚度的镀金15，以形成布线部分(参见图1(c))。
接着，在所得的镀金15上，根据通常的光刻技术进行光刻胶14-2的涂覆、曝光和显影，用以形成预定图形(参见图1(d))。
通过应用适当的腐蚀技术如离子蚀刻等将除了布线部分以外的镀金15和电镀提供层13腐蚀掉。然后，除去光刻胶14-1和14-2，以便形成微导线，其中侧部的相同方向打开，使得镀金15的截面具有反向L形，或电镀提供层13与镀金15的总截面具有コ形或U形，其U形在一腿上转向侧面(参见图1(e))。
在如此制备的布线中，相邻微导线侧部之间的间距等于相邻微导线之间的间距(S)与布线宽度(L)的总和，由此长度要比具有常用形状(参见图4(a))的微导线长大约微导线宽度(L)的差(换句话说，相邻微导线侧部之间的空间要比常用微导线宽一定距离，其对应于微导线的宽度)，其导致了相邻微导线之间电容的相应降低。
图2是通过使用本发明一个实例所制备的螺旋电感(螺旋导体)的平面图。在图2中，镀金15的截面具有一个反向的L形，使得微导线侧部在相同方向打开，如图1(e)所示。
图2所示的本实例的螺旋电感要比在相邻微导线之间具有相同空间和与该微导线具有相同宽度的矩形微导线(参见图4(a))大2倍的共振频率。
现在下面将详细地说明本发明半导体器件的第二实例。
图3表示一截面图，其按其制备步骤示出了本发明半导体器件的第二实例。
首先，在施加于半导体衬底11上的绝缘膜12上，通过溅射或施加的其它方法来形成电镀提供层13(参见图3(a))。
然后，在电镀提供层13上，根据常用光刻技术对光刻胶14-1进行涂覆、曝光和显影，用以形成预定图形(参见图3(b))。
然后，通过溅射等施加电镀提供层13，并且使用电镀或非电镀等施加厚度约为300nm的镀金15，以便形成布线部分(参见图3(c))。
接着，在所得镀金15上，根据常用光刻金属对光刻胶14-2 进行涂覆、曝光和显影处理，以便形成预定图形(参见图3(d))。
然后，通过应用适当的腐蚀技术如离子蚀刻等将除了布线部分以外的镀金15和电镀提供层13腐蚀掉，并且除去光刻胶14-1和14-2，以便形成微导线，其中侧部的相反方向为开口形，使得镀金15的截面具有反向L形，或电镀提供层13和镀金15的截面具有コ形或U形，其U形在一腿上转向侧面(参见图3(e))。
在如此制备的布线中，相邻微导线之间的间距等于(2L+S)，即微导线宽度的2倍(2L)和相邻微导线之间间距(S)的总和。通过该测量，使距离要长于第一实例的距离大约相差微导线的宽度(L)，其导致可进一步相应地降低相邻微导线之间的电容。这在需要降低传输损耗平行设置信号线情况下尤其有效。
通过以上描述很明显，本发明能够提供一种高频集成半导体，其包括至少两侧部分的一侧打开的截面形状的微导线，由比可明显地增加布线的表面积，以便阻止或降低由于集肤效应而导致的电阻增加，以及阻止由于微导线宽度变窄或相邻微导线之间微观上空间变窄所伴随的相邻微导线之间电容的增加。
当将该布线应用于螺旋电感时，其将会实现阻止共振频率降低的效果。
作为进一步可替换的实例，在微导线截面形状两侧被侧向打开以形成“T”形截面、或“I”形或“H”形的情况下，可以获得相同的效果(参见图5)。
例如，可以通过下列步骤制备该结构。
首先，在位于半导体衬底11上的绝缘膜12上，通过溅射或施加的其它方法形成电镀提供层13(参见图5(a))。
然后，在电镀提供层13上，根据常用的光刻技术对光刻胶14-1进行涂覆、曝光和显影，用以形成预定图形(参见图5(B))。
然后，通过溅射等形成电镀提供层13，并且根据电镀或非电镀提供厚度大约300nm的镀金15，用以形成布线部分(参见图5(c))。
接着，在所得镀金15上，根据常用的光刻技术对光刻胶14-2进行涂覆、曝光和显影处理，以便形成预定图形(参见图5(d))。
通过采用适当的腐蚀技术如离子蚀刻等来腐蚀掉除了布线部分以外的镀金15和电镀提供层13，然后，除去光刻胶14-1和14-2，以便形成微导线，其中该微导线的两侧侧部为开口形，使得镀金15和电镀提供层13的截面具有T形(参见图5(e))。
应当注意的是，可以对其进行各种改形，但其均不会脱离后续权利要求所限定的本发明的概念和范围。
权利要求
1.一种半导体器件，其包括带有有源元件的半导体衬底，位于其上的绝缘膜和微导线，所述微导线具有一定的截面形状，其侧部打开，用以提供带有凹形开口侧的微导线。
2.一种半导体器件，其包括布线系统，该系统包括绝缘膜和其上所形成的微导线或金属导线，所述微导线具有反向形截面，它的开口是在所述微导线侧部的一侧上形成的，所述反向形具有位于所述绝缘膜上的脚部和用以支撑的臂部。
3.如权利要求2所述的半导体器件，其中所述布线系统进一步包括电镀提供层，其形成在所述绝缘层上，与所述脚部相接，所述电镀提供层和所述臂部相互相对，用以使所述微导线的截面形状变换为∪形，该∪形朝向侧面。
4.如权利要求1-3中任一权利要求所述半导体器件，其中所述微导线的开口侧部具有与相邻微导线相同的方向。
5.如权利要求1-3中任一权利要求所述半导体器件，其中所述微导线的开口侧部与相邻微导线相反。
6.一种半导体器件，其包括带有有源元件的半导体衬底，其上的绝缘膜和微导线或导线，所述微导线或导线具有实质上为“T”形的截面形状。
7.一种半导体器件，其包括带有有源元件的半导体衬底，其上的绝缘膜和微导线或导线，所述微导线或导线具有实质上为“I”形或“H”形朝向侧面的截面形状。
8.如权利要求4所述的半导体器件，其中所述半导体器件包括使用所述微导线或导线所形成的螺旋电感。
9.如权利要求5-7中任一权利要求所述半导体器件，其中所述半导体器件包括使用所述微导线或导线所形成的螺旋电感。
全文摘要
半导体器件,其中可以增加布线的表面积,同时可以阻止相邻微导线之间的电容增加。该器件的制备可以通过在半导体衬底上按次序形成绝缘层和电镀提供层,在用第一光刻胶对电镀提供层进行掩模以后进行电镀以形成镀金,在用第二光刻胶进行腌模以后通过干式腐蚀腐蚀掉除了布线部分以外的镀金和电镀提供层,然后除去第一和第二光刻胶,以便形成微导线,其中侧部的相同方向为开口形。所述截面可以为U形,该U形可以朝向侧部来安置。
文档编号H01L23/522GK1197293SQ9810664
公开日1998年10月28日 申请日期1998年3月14日 优先权日1997年3月14日
发明者高桥洁 申请人:日本电气株式会社