专利名称：半导体器件的制造方法
技术领域：
本发明涉及在半导体基片上进行多个化合物半导体结晶层生长的分子线外延生长方法，特别涉及在包含InGaAs层、或InAlAs层的多个化合物半导体结晶层生长时的界面改善技术。
高频性能优良的半导体器件，例如采用以GaAs为代表的Ⅲ-Ⅴ族化合物半导体的肖特基栅极电解效果晶体管(FET)被广泛用于卫星广播、卫星通信、移动通信和微波干线通信中，并且要求提高其性能。特别是，在低噪音FET中，已知由于使用在沟道层和电子供给层的外延界面附近形成的二维电子气，所以对界面的平坦性和陡峭性的特性产生很大影响。在这种低噪音FET中，在性能提高上必须使电流增益截止频率(fT)高。通常，为了提高fT，按照fT=gm/2π·Cgs的关系，必须使gm(电导)增大，一般来说必须使二维电子气的迁移率和表面载流子浓度增加。再有，Cgs是栅/源之间的电容。
作为这种技术的以往例，如在特开平7-82093号公报中所披露的，在AlGaAs/InGaAs外延界面上，通过控制In的偏析，可使外延界面变得陡峭，提高二维电子气的迁移率。下面，参照图7进行说明。该图表示直接在形成低噪音FET之前的基片剖面图，31表示GaAs基片，32表示非掺杂GaAs层，33表示非掺杂In0.15Ga0.85As沟道层，34表示非掺杂Al10.24Ga0.76As衬垫层，35表示Si掺杂Al0.24Ga0.76As电子供给层，36表示Si掺杂GaAs间隔层。
作为这种制造方法，在生长开始前，作为GaAs基片31的清洁化处理，进行640℃15分钟的清洁处理，接着，在600℃的温度下生长0.5μm的非掺杂GaAs层32作为缓冲层之后，使基片温度下降至530℃，生长18nm的In0.15Ga0.85As沟道层33，并在该InGaAs沟道层33生长之后，不断供给As，但停止In和Ga的供给，同时把基板温度升至600℃，并保持1分钟。随后，开始Al、Ga的供给，生长非掺杂Al0.24Ga0.76As衬垫层34、Si掺杂Al0.24Ga0.76As电子供给层35，最后生长Si掺杂GaAs间隔层36。
图8表示在生长InGaAs沟道层33之后，直至生长随后的AlGaAs衬垫层34的原料供给切换定时和基片温度的变化。在生长InGaAs沟道层33期间，供给Ga、In、As的原料。接着，如果InGaAs沟道层33的生长结束，那么同时不断供给As，停止Ga和In的供给，使基片温度上升到600℃。然后，在达到设定温度600℃后，把该状态保持1分钟，开始Al、Ga的供给，生长非掺杂AlGaAs衬垫层34。
对于上述以往例，本发明者进行了实际制造，并对其特性进行了评价。图9表示按该制造方法生长的结晶的SIMS分析结果，图的左侧表示基板侧AlGaAs衬垫层34中的Al和InGaAs沟道层33中的In及C(碳)的深度断面。由此，可确认在AlGaAs/InGaAs外延界面上可检测出大量的碳。也就是说，在InGaAs沟道层33生长后，在停止In和Ga的供给使生长暂时停止，并且与此同时把基片温度升至600℃并保持1分钟的期间，与保持时间成比例，器件内作为杂质的碳会累积在InGaAs沟道层33的表面上。因此，即使AlGaAs/InGaAs外延界面的陡峭性提高，二维电子气的迁移率增加，但相反地表面载流子浓度减小，gmn变小，仍不能提高fT。此外，在保持时间为1分钟以下时，由于不能充分地蒸发剩余的In，所以界面陡峭性的改善不可能，未发现迁移率的增加。
本发明的目的在于提供提高AlGaAs/InGaAs外延界面的陡峭性，增加二维电子气的迁移率，并且减少AlGaAs/InGaAs外延界面的杂质累积，不减少表面载流子浓度，增加gm，提高fT的可行的制造方法。
本发明的特征在于，在半导体基片上进行多个化合物半导体结晶层的生长的分子线外延生长方法中，在生长包含In的化合物半导体结晶层后，暂时停止包含As的全部供给，在基片温度上升到In的再蒸发开始温度以上后，生长与所述包含In的化合物半导体不同的半导体结晶层。该情况下，所述包含In的化合物半导体结晶层为InGaAs、InAlAs，此外，所述再蒸发开始温度最好在600℃至630℃的范围内。
在包含In的化合物半导体结晶层生长后，停止In、Ga、As的全部供给，由于基片温度升至600℃，所以促进了剩余的In蒸发，在短时间内剩余In蒸发，能够使生长停止时间变短，降低作为在生长停止中累积的杂质碳。因此，利用能够使按分子线外延生长方法形成的外延界面陡峭，并且也不减少二维电子气的表面载流子浓度，而且迁移率也提高，从而提高gm，提高fT。
图1是表示本发明第一实施例的低噪音FET的结构剖面图。
图2是表示第一实施例中原料切换定时图与基片温度之间的关系的图。
图3是表示第一实施例中用SIMS分析的深度断面。
图4是表示本发明第二实施例的低噪音FET的结构剖面图。
图5是表示第二实施例中原料切换定时图与基片温度之间的关系的图。
图6是表示第二实施例中用SIMS分析的深度断面。
图7是表示以往的低噪音FET的结构剖面图。
图8是表示以往的原料切换定时图与基片温度之间的关系的图。
图9是表示以往用SIMS分析的深度断面。
下面，参照附图详细说明本发明的实施例。图1是表示第一实施例的低噪音FET的剖面图。图中，11表示非掺杂GaAs基片，12表示非掺杂GaAs缓冲层，13表示非掺杂InGaAs沟道层，14表示Si掺杂AlGaAs电子供给层，15表示Si掺杂GaAs间隔层，16表示栅极，17表示源极，18表示漏极。在生长开始前进行GaAs基片11的清洁化处理，接着，在基片温度在600℃至630℃的范围内生长非掺杂GaAs缓冲层12后，使基片温度下降到480℃至530℃的范围内，生长非掺杂InGaAs沟道层13，在非掺杂InGaAs沟道层13生长后，停止In、Ga、As的供给，暂时停止生长，并且同时把基片温度升到600℃至630℃，蒸发剩余In。随后，开始Si、Ga、Al、As的供给，生长Si掺杂AlGaAs电子供给层14，最后生长Si掺杂GaAs间隔层15，结束生长。
图2表示在InGaAs沟道层13生长后，直至生长后面的AlGaAs电子供给层14的原料供给切换定时与基片温度的变化。在生长InGaAs沟道层13期间，进行Ga、In、As的原料供给。接着，如果InGaAs沟道层13的生长结束，那么同时停止Ga、In、As的供给，使基片温度上升。然后，如果达到设定温度，那么同时开始Al、Ga、In、As的供给，生长Si掺杂AlGaAs电子供给层14。实施例(实施例1)下面，说明图1所示的实施例。首先，在图1的结构生长开始前，进行作为GaAs基片11清洁处理的630℃、15分钟的清洁处理，接着，在基片温度600℃下生长0.5μm的非掺杂GaAs缓冲层12后，把基片温度降至500℃，生长15nm的非掺杂In0.15Ga0.85As沟道层13，在生长In0.15Ga0.85As沟道层13后，停止In、Ga、As的供给(生长暂时停止)，同时把基片温度升至600℃。在该升温期间中，蒸发InGaAs层的剩余的In。由于剩余的In因未供给As切断了与As的结合能够蒸发，所以蒸发速率提高，能够在短时间内从InGaAs沟道层表面除去剩余的In。由于该停止时间大约为45秒，没有保持时间，所以比以往1分钟以上短。此外，即使停止As的供给，由于数分钟期间装置内As气氛变低，所以不会导致从结晶中析出As产生的结晶劣化。
接着，开始Ga、Al、As、Si的供给，生长45nm的Nd=2E18cm-3掺杂的Si掺杂Al0.2Ga0.8as电子供给层14，最后生长0.1μm的Nd=3E18cm-3的Si掺杂GaAs间隔层15，结束生长。然后，在Si掺杂GaAs间隔层15上形成源极17、漏极18，在形成切口后，在Si掺杂AlGaAs电子供给层上形成栅极16，完成低噪音FET。
其中，在所述InGaAs沟道层13生长后，直至生长下面的AlGaAs电子供给层14的原料供给切换定时与基片温度的变化如图2所示，在生长InGaAs沟道层13期间，基片温度为500℃，供给Ga、In、As的原料。接着，如果InGaAs沟道层的生长结束，那么同时停止Ga、In、As的供给，使基片温度升至600℃。然后，如果达到设定温度，那么同时开始Al、Ga、In、As的供给，生长Si掺杂AlGaAs电子供给层14。
图3表示这样生长的本实施例的SIMS分析结果。图中的右侧为表面侧，表示Si掺杂AlGaAs电子供给层14中的Al和InGaAs沟道层13中的In及外延界面的C(碳)深度断面。在AlGaAs/InGaAs外延界面上的碳在检测界限以下。(实施例2)图4是表示进行平面掺杂的本发明实施例的剖面图。图中，21表示非掺杂GaAs基片，22表示非掺杂GaAs缓冲层，23表示非掺杂In0.2Ga0.8As沟道层，24表示非掺杂Al0.2Ga0.8As衬垫层，25表示Si平面掺杂层，26表示非掺杂Al0.2Ga0.8As阻挡层，27表示Si掺杂GaAs间隔层，28表示栅极，29表示源极，30表示漏极。
在本实施例中，在生长开始前，进行作为GaAs基片21清洁处理的630℃、10分钟的清洁处理，接着，在基片温度600℃下生长0.5μm的非掺杂GaAs缓冲层22后，把基片温度降至500℃，生长10nm的非掺杂In0.2Ga0.8As沟道层23，在生长In0.2Ga0.8As沟道层23后，停止In、Ga、As的供给，暂时停止生长，同时把基片温度升至600℃。在该升温期间中，蒸发InGaAs层的剩余的In。由于剩余的In因未供给As切断了与As的结合能够蒸发，所以蒸发速率提高，能够在短时间内从InGaAs沟道层表面除去剩余的In。由于该停止时间大约为45秒，没有保持时间，所以比以往1分钟以上短。此外，即使停止As的供给，由于数分钟期间装置内As气氛变低，所以不会导致从结晶中析出As产生的结晶劣化。
接着，一边使生长温度下降到550℃，一边开始Ga、Al、As的供给，生长5nm的非掺杂AlGaAs衬垫层24，接着进行5E18cm-3的Si平面掺杂，形成Si平面掺杂层25，生长30nm的非掺杂Al0.2Ga0.8As衬垫层26，最后生长0.1μm的Nd=3E18cm-3的Si掺杂GaAs间隔层27，结束生长。然后，在Si掺杂GaAs间隔层27上形成源极29、漏极30，在形成切口后，在非掺杂AlGaAs阻挡层28上形成栅极28，完成低噪音FET。
图5表示In0.2Ga0.8As沟道层23生长后，直至生长下面的Al0.2Ga0.8As衬垫层24的原料供给切换定时和基片温度的变化。在生长In0.2Ga0.8As沟道层23期间，基片温度为500℃，供给Ga、In、As的原料。接着，如果In0.2Ga0.8As沟道层23的生长结束，那么同时停止Ga、In、As的供给，使基片温度升至600℃。然后，如果达到设定温度，那么同时(保持时间零)开始Al、Ga、In、As的供给，生长非掺杂AlGaAs衬垫层24。
图6表示按本发明的制造方法生长的结晶的SIMS分析结果。图中的右侧为表面侧，表示非掺杂AlGaAs衬垫层24中的Al和InGaAs沟道层23中的In及外延界面的C(碳)的深度断面。AlGaAs/InGaAs外延界面上的碳在检测界限以下。
以上说明的本发明，在InGaAs层生长后，由于停止In、Ga、As的全部供给，基片温度升至600℃，所以促进了剩余In的蒸发，在短时间内蒸发剩余In，能够使生长停止时间变短，能够降低生长停止中累积的碳量。因该碳量的减少，不减少二维电子气的表面载流子浓度，并且还提高了迁移率，所以能够制造提高了gm、提高了fT的半导体器件。这种情况下，即使停止As的供给，由于数分钟期间装置内变为低As气氛浓度变低，所以不会导致从结晶中析出As造成的结晶劣化。
权利要求
1．一种半导体器件的制造方法，其特征在于，在半导体基片上进行多个化合物半导体结晶层的生长的分子线外延生长过程中，在生长包含In的化合物半导体结晶层后，暂时停止包含As的全部供给，在基片温度上升到In的再蒸发开始温度以上后，生长与包含In的所述化合物半导体不同的半导体结晶层。
2．如权利要求1所述的半导体器件的制造方法，其特征在于，包含In的所述化合物半导体结晶为InGaAs、InAlAs。
3．如权利要求2所述的半导体器件的制造方法，其特征在于，所述再蒸发开始温度在600℃至630℃的范围内。
4．一种半导体器件的制造方法，该半导体器件在GaAs基片上有非掺杂GaAs缓冲层、非掺杂InGaAs沟道层、Si掺杂AlGaAs电子供给层，在所述电子供给层上有栅极和Si掺杂GaAs间隔层，在该Si掺杂GaAs间隔层上有源极和漏极，其特征在于，在形成所述非掺杂InGaAs沟道层后，暂时停止包含As的全部供给，在把基片升温到600℃至630℃范围后，形成所述Si掺杂AlGaAs电子供给层。
5．一种半导体器件的制造方法，该半导体器件在GaAs基片上有非掺杂GaAs缓冲层、非掺杂InGaAs沟道层、非掺杂AlGaAs衬垫层、Si平面掺杂层、非掺杂AlGaAs阻挡层，在所述阻挡层上有栅极和Si掺杂GaAs间隔层，在该Si掺杂GaAs间隔层上有源极和漏极，其特征在于，在形成所述非掺杂InGaAs沟道层后，暂时停止包含As的全部供给，在把基片升温到600℃至630℃范围后，再下降至550℃，形成所述非掺杂AlGaAs衬垫层。
全文摘要
通过提高AlGaAs/InGaAs外延界面的陡峭性,增加二维电子气的迁移率,所述外延界面的杂质累积较少,表面载流子浓度不减小,使增加gm、提高fT成为可能。在半导体基片上进行多个化合物半导体结晶层的生长的分子线外延生长方法中,在生长包含In的化合物半导体结晶层后,暂时停止包含As的全部供给,在基片温度上升到In的再蒸发开始温度以上后,生长与所述包含In的化合物半导体不同的半导体结晶层。促进了剩余In的蒸发,在短时间内蒸发剩余In,使生长停止时间变短,降低生长停止中累积的碳量。
文档编号H01L21/338GK1211814SQ98117899
公开日1999年3月24日 申请日期1998年9月3日 优先权日1997年9月3日
发明者根岸均 申请人:日本电气株式会社