专利名称：半导体器件及其制造方法
技术领域：
本发明涉及包括双极晶体管的半导体器件，该双极晶体管具有SiGe基极外延层，此外还涉及该半导体器件的制造方法。
为改善晶体管的高频性能，已提出了自对准选择生长SiGe基极(SSSB)双极晶体管，该晶体管包括作为基极层的由SiGe合金制成的外延层。
图1A到1C是这种SSSB双极晶体管基区的剖视图，说明了制造该晶体管基区的方法的各步骤。如图1A所示，二氧化硅膜2和多晶硅膜3依次形成在用作集电极的单晶硅衬底1上。然后，对用作基区的多晶硅层3进行腐蚀，以由此形成穿过它的第二开口3a。此后，在多晶硅层3的露出的表面上，即多晶硅层3的上表面和第二开口3a的内表面上形成氮化硅膜4。
然后，通过第二开口3a对二氧化硅膜2进行湿法腐蚀，以由此在基区去除二氧化硅膜2的一部分。这样，二氧化硅膜就形成有与第二开口3a相连的第一开口2a。通过对二氧化硅膜2进行湿法腐蚀，二氧化硅膜2被侧面腐蚀，结果在第一开口2a周围形成了隧道部分2b。
然后，如图1B所示，在第二开口3a和第一开口2a，及隧道部分2b中露出的单晶硅衬底1的表面上选择生长用作基极层的SiGe外延膜5。
例如在F.Sato等人的“用冷壁型UHV/CVD技术制造超自对准选择生长SiGe基极(SSSB)双极晶体管”，IEEE Transactions on ElectronDevices,Vol.41,No.8,PP.1373-1378中讨论了SiGe外延膜5的生长。在所提出的方法中，乙硅烷和锗被用作用于生长的处理气体，而氯气被用作用于选择生长的腐蚀气体。
此外，在T.Aoyama等人的“Cl2对用于高速双极晶体管的Si1-XGeX基极外延层生长的影响”，Extended Abstracts of the 1997 InernationalConference on Solid State Devices and Materials,pp.528-529中讨论了氯气对SiGe外延层生长的影响。
再参看图1B,SiGe外延膜5是利用冷壁型UHV-CVD设备形成的，在其中本底压强等于或小于1.5×10-9乇，3sccm的乙硅烷和2sccm的锗被用作生长气体，0.03sccm的氯气被用作腐蚀气体，生长温度设定在摄氏605度。
这样，在第一开口2a和隧道部分2b中的单晶硅衬底1的表面上都形成了SiGe外延层5。与此同时，在于隧道部分2b中露出的多晶硅膜3的下表面上形成SiGe多晶硅膜6。
这样，如图1C所示，在隧道部分2b中，SiGe外延膜5向上生长，而SiGe多晶硅膜6向下生长，直到SiGe膜5和6相互接触为止。这样，由SiGe外延膜5构成的基极层与SiGe多晶硅膜6电接触，而该多晶硅膜6与用作基极电极层的多晶硅膜3电接触。尽管未示出，但在这样形成的基极层5的表面上将通过二氧化硅膜2的第一开口2a形成发射极层和发射极电极。
具有如上所述这种结构的双极晶体管可有最大为15GHz的截止频率。
在已参照图1A到1C说明的常规晶体管中，由于SiGe外延膜5比SiGe外延膜6的生长速度大得多，因此当它们相互接触时，SiGe外延膜5比SiGe外延膜6具有更大的厚度，如图1C中所示的那样。因此，形成具有小厚度的SiGe外延膜5非常困难或者说几乎不可能。
具体地说，按照上述常规的外延生长方法，SiGe外延膜5占据隧道部分2b高度的大约80％。
如果基极层有较小的厚度，就可以使电子穿过基极层的时间更短。即，具有较小厚度的基极层保证双极晶体管的更高工作速度。但是如至此为止所述的，由于形成较薄的SiGe外延层5相当困难或几乎不可能，因此提出了利用较薄的基极层来增大双极晶体管工作速度的难题。
为形成较薄的SiGe外延层或基极层5，可形成较薄的二氧化硅膜2，以由此减小隧道部分2b的高度。但是，如果形成的二氧化硅膜2较薄，则在用作集电极的单晶硅衬底1和多晶硅膜或基极电极层3之间形成的寄生电容将增大。这样，需要多晶硅膜2具有最小约为1000埃的厚度。这意味着图1A到1C中所示的基极层5将具有最小800埃的厚度，这一厚度防碍了双极晶体管工作在更高的速度。
鉴于常规双极晶体管的上述问题，本发明的目的是提供一种包括双极晶体管的半导体器件，该双极晶体管具有更薄的基极层和更小的寄生电容，并能够工作在更高速度，而不需减小形成在集电极或衬底和基极电极层之间的绝缘膜厚度。本发明还有一个目的是提供制造这种半导体器件的方法。
在本发明的一个方案中，提供一种半导体器件，它包括(a)硅衬底，(b)形成在硅衬底上的Si1-XGeX基极外延层，(c)形成在硅衬底上的绝缘膜，Si1-XGeX基极外延层在其相对端部与该绝缘膜接触，(d)形成在绝缘膜上的基极电极层，Si1-XGeX基极外延层在其相对端部并通过相对端部的上表面与基极电极层接触，其特征在于，Si1-XGeX基极外延层在其相对端部的厚度大于其在中心部分的厚度。
在本发明另一方案中，提供一种制造半导体器件的方法，它包括步骤(a)在硅衬底上形成绝缘膜和导电膜，(b)在绝缘膜中形成第一开口，并在导电膜中形成第二开口，第二开口的长度小于第一开口，从而在导电膜下面在绝缘膜中形成隧道部分，和(c)在硅衬底上绝缘膜的第一开口中形成Si1-XGeX基极外延层，其中用于生长Si1-XGeX基极外延层的处理气体包括乙硅烷，腐蚀气体包括氯气，氯气与乙硅烷之比等于或大于1/50，而生长温度等于或小于摄氏640度。
根据上述方法，利用UHV-CVD形成作为SSSB双极晶体管基极层的SiGe外延层，其中乙硅烷与氯气之比设定为等于或大于1/50，而生长温度设定为等于或小于摄氏640度。所获得的SiGe基极外延膜在其相对端部的厚度大于其在中心的厚度。因此，即使为了与基极电极层电接触，使形成的SiGe基极外延膜在其相对端部具有大的厚度，也可使用作基极的SiGe外延层的中心部分具有较小的厚度。
结果，尽管在常规半导体器件中SiGe基极外延层占据了形成在基极电极层和衬底之间的绝缘膜厚度的约80％，而按照上述方法形成的SiGe基极外延层却仅占据绝缘膜厚度的约60-30％。这样形成较薄的SiGe基极外延层，这保证了双极晶体管更高的工作速度。
还有可能增大基极电极层和衬底之间的间距，这可确保其间将形成的寄生电容减小，从而对在更高速度下工作的双极晶体管非常有利。
图1A到1C是常规晶体管的剖视图，说明了制造该晶体管的各步骤。
图2是根据本发明第一实施例的半导体器件的剖视图。
图3是展示在图2中所示半导体器件的SiGe外延膜的生长温度，生长速度和氯气量之间关系的曲线图。
图4是根据本发明第二实施例的半导体器件的剖视图。
图2根据第一实施例示出包括双极晶体管的半导体器件。
首先，二氧化硅膜2和多晶硅膜3依次形成在用作集电极的单晶硅衬底1上。然后，对用作基区的多晶硅层3进行腐蚀，以由此形成穿过它的第二开口3a。此后，在多晶硅层3的露出的表面上，即多晶硅层3的上表面和第二开口3a的内表面上形成氮化硅膜4。
然后，通过第二开口3a对二氧化硅膜2进行湿法腐蚀，以由此去除在第二开口3a下面的二氧化硅膜2的一部分。这样，二氧化硅膜就形成有与第二开口3a相连的第一开口2a。通过对二氧化硅膜2进行湿法腐蚀，二氧化硅膜2被侧面腐蚀，结果在第一开口2a周围形成了隧道部分2b。
然后，在第二开口3a和第一开口2a，及隧道部分2b中露出的单晶硅衬底1的表面上选择生长用作基极层的SiGe外延膜5。
这样，在第一开口2a和隧道部分2b中的单晶硅衬底1的表面上都形成了SiGe外延层5。与此同时，在于隧道部分2b中露出的多晶硅膜3的下表面上形成SiGe多晶硅膜6。
这样，如图2所示，在隧道部分2b中，SiGe外延膜5向上生长，而SiGe多晶硅膜6向下生长，直到SiGe膜5和6相互接触为止。这样，由SiGe外延膜5构成的基极层与SiGe多晶硅膜6电接触，而该多晶硅膜6与用作基极电极层的多晶硅膜3电接触。尽管未示出，但在这样形成的基极层5的表面上将通过二氧化硅膜2的第一开口2a形成发射极层和发射极电极。
在这样制造的根据第一实施例的双极晶体管中，将根据本发明的方法用于SiGe外延膜5的生长。在图2所示的双极晶体管中，SiGe外延膜5被设计为在位于隧道部分2b中的相对端部5b处的厚度大于面对第二开口3a的中心部分5a的厚度。SiGe外延膜5在其相对端部5b处与SiGe外延膜6接触。
由于SiGe外延层或基极层5被设计为具有较薄的中心部分5a和较厚的相对端部5b，因此即使SiGe外延层5在相对端部5b处与基极电极层3接触，由于SiGe外延膜5的较薄的中心部分5a，仍使最大截止频率从15GHz被提高到50GHz。
下面说明形成SiGe外延膜5的方法，该SiGe外延膜5用作图2中所示双极晶体管的基极层。
为生长SiGe外延膜5，使用冷壁型UHV-CVD设备。SiGe外延膜5在下面条件下形成用于生长的处理气体乙硅烷和锗用于选择生长的处理气体氯气锗的浓度15％生长温度摄氏640度二氧化硅膜2的厚度1000埃如果氯气的量被设定为0.2sccm，则面对第一开口2a的SiGe外延膜5的中心部分5a将具有600埃的厚度，而位于隧道部分2b中的SiGe外延膜5的相对端部5b将具有900埃的厚度。因此，随着SiGe多晶硅膜6从多晶硅膜3开始生长，当基极层5达到600埃厚度时，基极层5可与基极电极层3接触。这样，制造包括有薄的中心部分5a，具体地说是600埃厚的基极层5的双极晶体管是可能的。结果，最大截止频率可从15GHz提高到50GHz。
在UHV-CVD设备中，在SiGe外延膜5生长时，当将压强设定为等于或小于5×10-3乇时，分子很少相互碰撞。因此，乙硅烷分子、氯分子和其它分子可到达单晶硅衬底1而不被分解。然后，这些分子与处于比它们更高温度下的单晶硅衬底1碰撞，结果这些分子因碰撞而分解。这里如图2所示，可通过用加热器7对衬底1进行加热来促进分子的分解。
特别是，由于在隧道部分2b中衬底1和多晶硅膜3之间的空间相当小，因此分子会与隧道部分2b的内壁碰撞多次。由于氯分子有很高的活性，因此每次氯分子与衬底1碰撞，氯分子就会与其它气体反应，从而被消耗。结果氯分子不能到达隧道部分2b的内部。
因此，即使将氯气与其它处理气体一起引入到UHV-CVD设备中，SiGe外延膜5也象没有引入氯气那样在隧道部分2b中生长。在一定条件下，为选择生长而引入的氯气可抑制SiGe外延膜5的生长速度。因此，如果将氯气引入UHV-CVD设备中，使SiGe外延膜5的生长速度适当降低，则SiGe外延膜5将具有这样的结构，即位于隧道部分2b中的相对端部5b的厚度大于在第一开口2a中露出的中心部分5a的厚度。这是因为在面对第一开口2a的中心部分5a处，SiGe外延膜5的生长速度被降低，而在位于隧道部分2b中的相对端部5b处SiGe外延膜5的生长速度却没有被减低。
图3示出了对于每种氯气量包括15％Ge的SiGe外延膜5的生长速度和生长温度之间的关系。乙硅烷的流量为10sccm。如图3所示，当氯流量被设定为0.1sccm时，即氯流量与乙硅烷流量之比为1/100，与没有加入氯时所达到的生长速度相比，即使生长温度降低到摄氏600度，生长速度也仍然保持不变。
另一方面，当氯流量被设定为0.2sccm或更大时，即氯流量与乙硅烷流量之比为1/50或更大，与没有加入氯时所达到的生长速度相比，在等于或小于摄氏640度的温度下生长速度显著降低。例如，在生长温度为摄氏640度，并且氯流量被设定为0.2sccm时，生长速度下降到没有加入氯时达到的生长速度的三分之二。生长速度的降低依赖于锗的浓度。即，在较低的锗浓度下生长速度的降低更明显。
图4示出包括根据第二实施例的双极晶体管的半导体器件。与图2中所示根据第一实施例的双极晶体管的部分或元件相应的部分或元件被赋以相同的参考标号。
在第二实施例中，使用与第一实施例中相同的UHV-CVD设备和处理气体。在第二实施例中，二氧化硅膜2被设计为具有1500埃的厚度，这一厚度大于第一实施例中二氧化硅膜2的厚度。在摄氏600度的生长温度和氯流量与乙硅烷流量之比等于3/100条件下，通过生长含12％锗的SiGe外延层来形成SiGe外延层或基极层5。
在本实施例中，生长速度下降到没有加入氯时达到的生长速度的三分之一。在隧道部分2b中的SiGe外延层5的相对端部5b处，生长速度是面对第一开口2a的SiGe外延层5的中心部分5a处的生长速度的三倍。即，可使SiGe外延层5在面对第一开口2a的中心部分5a处具有减小的500埃的厚度，而在位于隧道部分2b中的相对端部5b处SiGe外延层5具有1500埃的厚度。
此外，可将多晶硅膜或基极电极层3和单晶硅衬底或集电极1之间的空间从1000埃增大到1500埃，以由此减小集电极1和基极层5之间的电容，从而可将截止频率从15GHz提高到60GHz。
权利要求
1．一种半导体器件，包括(a)硅衬底(1)；(b)形成在硅衬底(1)上的Si1-XGeX基极外延层(5)；(c)形成在硅衬底(1)上的绝缘膜(2)，Si1-XGeX基极外延层(5)在其相对端部(5b)与所述绝缘膜(2)接触；以及(d)形成在绝缘膜(2)上的基极电极层(3)，Si1-XGeX基极外延层(5)在其相对端部(5b)，并通过所述相对端部(5b)的上表面与基极电极层(3)接触，其特征在于，Si1-XGeX基极外延层(5)在其相对端部(5b)的厚度大于其在中心部分(5a)的厚度。
2．如权利要求1的半导体器件，其特征在于，绝缘膜(2)形成有第一开口(2a)，而基极电极层(3)在第一开口(2a)上形成有长度小于第一开口(2a)的第二开口(3a)，从而在基极电极层(3)下面的绝缘膜(2)中形成隧道部分(2b)，并且Si1-XGeX基极外延层(5)在隧道部分(2b)中的厚度大于在第二开口(3a)下面的厚度。
3．如权利要求2的半导体器件，其特征在于，还包括形成在隧道部分(2b)中的基极电极层(3)下表面上的第二Si1-XGeX层(6)，Si1-XGeX基极外延层(5)在隧道部分(2b)中与第二Si1-XGeX层(6)电接触。
4．如权利要求1到3中的任意一个的半导体器件，其特征在于，绝缘膜(2)具有等于或大于1000埃的厚度。
5．如权利要求1到3中的任意一个的半导体器件，其特征在于，还包括用于加热硅衬底(1)的加热器(7)。
6．如权利要求1到3中的任意一个的半导体器件，其特征在于，Si1-XGeX基极外延层(5)中的X在0到15％范围内，包括0和15％。
7．一种制造半导体器件的方法，包括下列步骤(a)在硅衬底(1)上形成绝缘膜(2)和导电膜(3)；(b)在绝缘膜(2)中形成第一开口(2a)，并在导电膜(3)中形成第二开口(3a)，第二开口(3a)的长度小于第一开口(2a)，从而在导电膜(3)下面在绝缘膜(2)中形成隧道部分(2b)；和(c)在硅衬底(1)上绝缘膜(2)的第一开口(2a)中形成Si1-XGeX基极外延层(5)，其中，用于生长Si1-XGeX基极外延层(5)的处理气体包括乙硅烷，腐蚀气体包括氯气，氯气与乙硅烷之比等于或大于1/50，而生长温度等于或小于摄氏640度。
8．如权利要求7的方法，其特征在于步骤(c)是利用超高真空CVD设备进行的。
9．如权利要求7的方法，其特征在于步骤(c)是在等于或小于5×10-3乇的压强下进行的。
10．如权利要求7的方法，其特征在于，Si1-XGeX基极外延层(5)中的X在0到15％范围内，包括0和15％。
全文摘要
提供一种制造半导体器件的方法,包括下列步骤:在硅衬底(1)上形成绝缘膜(2)和导电膜(3);在绝缘膜(2)中形成第一开口(2a),并在导电膜(3)中形成第二开口(3a),第二开口(3a)的长度小于第一开口(2a),从而在导电膜(3)下面在绝缘膜(2)中形成了隧道部分(2b);和在硅衬底(1)上第一开口(2a)中形成Si
文档编号H01L21/331GK1215928SQ98120198
公开日1999年5月5日 申请日期1998年10月23日 优先权日1997年10月24日
发明者青山亨 申请人:日本电气株式会社