专利名称：在半导体器件内安置在支撑架上的电容器及其制造方法
技术领域：
本发明涉及集成电路内安置在支撑架上的电容器，其中使用高ε介电材料或铁电材料作为电容器介电材料。
在大多数集成半导体电路内需要电容器，例如在DRAM电路或A/D变换器内。在此提高集成度是一个首要目标，即必须实现具有最小占地面积，但尽可能高或为满足要求够用的电容量。尤其在DRAM电路提出了该问题，在DRAM电路每个存储器单元具有一个存储电容器和一个选择晶体管，其中可供存储器单元支配的面积一直在缩小。同时为了可靠的储存电荷以及为了读出信息的可辨别性必须维持存储器电容器一定的最低电容量。并发现该最低电容量目前约为25fF。
为了减小电容器的占地面积可应用具有高介电常数(高ε介电材料)的顺电材料作电容器的介电材料。在存储器装置里首先应用这种电容器作所谓的“叠置的”电容器(单元的电容器安排在所属的选择晶体管之上)。利用顺电材料作为电容器介电材料的存储器单元在选择供电电压时丧失其电荷，并因此丧失所储存的信息。此外，由于残余漏电该单元必须不断地重写(更新时间)。与此相反根据铁电材料不同的极化方向使用铁电材料作电容器介电材料有可能建立非易失型存储器(FRAM)，该FRAM在选择供电电压时不会丢失其信息并且也不必不断地重写。单元的残余漏电不影响储存的信号。
从文献已知，不同的高ε介电材料和铁电材料，例如钡锶钛酸盐(BST)，锶钛酸盐(ST)或铅锆钛酸盐(BZT)，此外还有铁电、顺电聚合物等。
虽然这些材料具有所希望的电特性，但是其意义在实际上还是有限的。其主要原因是上述材料不能立即在半导体器件内使用。这种材料的制造需要通过在含氧气氛内的高温溅射过程或淀积过程实现。其结果导致在半导体工艺内作为电极材料用的导电材料(例如多晶硅、铝或钨)不再适用，因为在这些条件下它们氧化。因此至少第1电极一般由含贵金属的材料如铂或铑制造。然而，这些新电极材料对半导体工艺而言是比较不为人知的。它们很难沉积，并只在较小层厚的情况下才可令人满意地可结构化。此外它是渗透氧的，其结果导致在电容器介电材料制造时深层的结构被氧化，以及不能保证在第1电极和选择晶体管之间有好的接触。因此在电容器介电材料之下必须有抑制氧扩散的阻挡层。
在德国专利文献DE 196 40 448和WO 98/14992中描述了这样一种存储器单元，其中在第1电极和用于选择晶体管的连接结构之间的阻挡层整个平面地通过氮化作用产生。在DE-OS 196 40 244和WO98/14992中描述了具有高ε介电系数和铁电系数的电容器介质材料的一种电容器，其中第1电极由电极芯以及与其对置的含贵金属的薄层组成，并且其中电极芯由连接结构的材料或氧阻挡层材料组成。其优点是只需构成含贵金属的薄层。
所有这些具有高ε介电或铁电系数的电容器介电材料的电容器的共同点是，为第1电极提供原则上平面的结构。
在US 5 581 436中作为议论中的形式的电容器的第1电极，在电极芯的表面上淀积-薄铂层。必要时高ε介电材料作为自由固定的结构可以在形成第1和第2电极前制造，即这时电极在介电材料的侧壁上构成。
本发明的任务是在具有高ε介电或铁电系数的电容器介电材料的电容器中进一步减小其占地面积，以及对这样一种电容器提供一种简单的与一般制造过程兼容的制造方法。
本任务通过下述电容器和制造电容器方法解决的在半导体器件内支撑架上安置具有含贵金属的第1电极、由高ε介电材料或铁电材料构成的电容器介电材料和安置第2电极，第1电极安置在与载体连接的支撑架的表面上，其中支撑架至少具有两彼此相隔的薄片，这些薄片基本上对载体平行安置并经过连接部件与载体彼此电和机械连接。电容器的制造方法是，在载体表面上形成支撑架，该支撑架至少具有被此相隔的薄片，这些薄片对载体表面基本上平行安置并经连接部件与载体机械连接，其中，在载体和支撑架的暴露表面上保形施加含贵金属的第1电极材料，然后对其结构化形成第1电极、在第1电极上保形施加高ε介电材料或铁电材料的电容器介电材料以及在电容器介电材料上产生第2电极。
本发明基于电容器的含贵金属的第1电极应用支撑架，该支撑架具有与其在载体表面上的投影比较放大了很多的表面。支撑架包含至少两个彼此相隔的薄片，这些薄片基本上对载体表面平行放置并且经连接部件与载体相连。含贵金属的第1电极覆盖薄片和连接部件的表面，以至起电容作用的表面得以放大。电容器第二电极通过高ε介电材料或铁电材料与第1电极隔开。
支撑架可以许多不同的实施结构实现。连接部件主要也使薄片彼此连接，并且能够安置在薄片一个侧面或多个侧面上，但是它也可以在内部通过薄片。在原则上支撑架可以取任何形状，该形状在所谓的“叠片电容器”情况下作为第1电极已为大家所熟悉。这种叠片电容器例如在EP 415 530 B1，EP 779 656 A2，EP 756 326 A1以及在尚未公开的德国专利申请Nr.198 21 910.5，198 21 776.5以及198 21777.3中描述。可是在这里的本发明中，那里描述的电极结构只用作含贵金属的第1电极的支撑架。因此对组成的支撑架结构的材料存在很多选择，支撑架结构也可由绝缘材料组成，并且连接部件并不引起薄片与载体电连接而只引起机械连接。
载体可以包含第1电极用的引线，其中其余的载体表面被绝缘层覆盖。然后含贵金属的第1电极覆盖一部分载体表面，并覆盖引线，以至保证电接触。
尤其是铂适合作第1电极材料，但也可用氧化钌或其它含贵金属材料，这些材料对在高ε介电材料或铁电材料的电容器内使用时是众知的。第2电极主要由与第1电极同一材料构成，但也可以由其它合适材料构成，例如由其它金属或掺杂多晶硅构成。
电容器主要用在DRAM单元里。载体包含所属的MOS选择晶体管。晶体管的S/D区经上述引线与第1电极连接。引线在其上部区域具有一导电的氧阻挡层(例如氮化钛)，并且一般由例如钛、多晶硅、钨或类似物构成。
为了制造电容器首先在载体上产生支撑架。电极材料例如铂、铱或氧化钌保形淀积到支撑架上。电极材料借助光技术构成第1电极。可能在涂覆光技术必须的光刻胶层之前在载体上施加辅助层，尤其是补偿在载体表面和电极结构上部边缘之间的高度差，该高度差在光刻胶曝光时可能引起问题。在这种情况下用胶掩膜使该辅助层和电极材料结构化，随后辅助层对电极材料有选择地被除去。在构成第1电极之后用已知方法保形淀积高ε介电材料或铁电材料，随后制作反电极。
本发明方法的优点是不必对电极材料实施强各向异性腐蚀。
为了制作支撑架，可以在其内包含掩埋引线的绝缘层的载体上产生一层系列，该层系列各交替地包含第1材料层和第2材料层，其中第2材料对第1材料是有选择地可腐蚀的。层系列直到载体被结构化，以至形成具有侧面的层结构。至少在一侧面上形成连接元件，为此尤其可以使用倾斜离子注入、保形沉积以及紧接着的各向异性腐蚀以形成侧墙或在层结构的暴露表面上选择性外延。而在最后的两种方法腐蚀一孔进入层结构内，以便能够使层表面暴露，并且用选择性腐蚀除去第2材料层。
该孔可以设置在层结构的边缘上，以便在这里除去形成连接部件的层，以及或许除去层结构的边缘区。
另一方面该孔可以在层结构的内部产生。由此保证在腐蚀出第2材料层时极高的稳定性，因为连接部件在支撑架的所有外侧面上存在。因此第1材料层可以极薄，例如20-30nm。
在载体和层系列之间淀积用作阻止腐蚀的辅助层。而层系列的最下层主要是第1材料层。形成层结构的腐蚀也可以如孔的产生一样在两腐蚀步骤内实现，其中第1腐蚀步骤对辅助层是有选择的。一种可能的在载体内存在的接触孔或阻挡层通过这种方法得到特别好的保护。尤其在支撑架内开孔的情况下出现这个优点，因为在制造开孔时，必须往下腐蚀到或者载体或者直接处于载体上的层为止(在任何情况下，该层不对开始的腐蚀过程有阻挡)，其中接触孔主要安置在载体表面的该区域内。没有辅助层可能面临腐阻挡层的危险。此外使用辅助层是否有益取决于第1材料、第2材料、载体表面和阻挡层的选择。当第1材料是与载体表面同一材料时，在形成层结构时辅助层尤其可以实现可靠的阻止腐蚀。例如氧化硅(特别是TEOS)或氮化物适合于作辅助层。
为了制造支撑架可以使用在以上列举的专利公报内描述的方法。正如已经说明的那样，在选择合适的材料时面临很大的自由度，因为它只取决于待产生的支撑架的合适的几何形状。这意味着在腐蚀过程也面临较大的选择可能性。为了用作支撑架，层系列(1./2.层材料)可以由例如P+多晶硅/P-多晶硅，硅/锗、n多晶硅/多晶硅，氧化硅/氮化硅，氮化硅/氧化硅，氧化硅/(必要时掺杂)多晶硅和其它组合制成；而薄片由第1材料形成。连接部件主要也是由第1材料形成，以便不妨碍稍后的第2材料的有选择的腐蚀。支撑架可以由与载体表面同一(绝缘)材料制成，以至有选择地除去第2材料层是特别简单的，或对第2材料和对选择性腐蚀过程面临更大的选择自由度。然而在不使用辅助层时，在对层结构腐蚀情况下对载体完全不存在选择性。对于含锗的层，制法和腐蚀法在DE申请1970 7977.6内描述。
本发明依靠附图和实施例详细说明如下。
图1-6示出通过基片的截面，在该截面上凭借DRAM存储器单元说明本方法的第1实施例。
图7-12相应地示出第2实施例。
图1一绝缘层2施加到基片1上。基片1例如是包含字线和位线的选择晶体管的硅基片(看图6)。绝缘层例如由氧化硅形成并且平面化。在绝缘层2内开了接触孔3并且被导电材料，例如掺杂多晶硅、钨、钽、钛、氮化钛或硅化钨填满。该接触孔3是如此安置的，以使它分别到达基片1内的选择晶体管的源/漏区。主要在接触孔3的上部安置一抑制氧扩散的阻挡层4。制造这种阻挡层的方法例如可从DE-196 40 448或DE-196 40 246公知。现在在该载体上制作支撑架，通过首先淀积交替地包含第1材料层51和第2材料层52的层系列的方式。例如第1材料层由氧化硅形成和第2材料层由未掺杂或掺杂的多晶硅形成。此外，第1材料可以由P+掺杂多晶硅形成和第2材料可以由P-掺杂多晶硅形成。一般第1材料必须形成适用于含贵金属的层的衬底，而第2材料必须对第1材料和载体表面(或对可能的辅助层)以及必要时对阻挡层材料有选择地可腐蚀的。在本实施例第2材料层直接淀积到载体表面上。层系列的最上层在本实施例由第1材料构成。接着通过在应用掩模条件下的各向异性腐蚀由层系列5形成层结构5。绝缘层2的表面在层结构旁暴露。
图2通过保形淀积和各向异性反腐蚀第1材料层，在层结构5的侧壁上形成优先由第1材料构成的侧墙6。
图3随后在该结构内腐蚀一孔，该孔暴露第1材料层和第2材料层的侧面。在本实施例该孔处于结构的侧边，即在使用光刻掩模条件下用合适腐蚀过程除去位于侧边的侧墙和层结构5相邻的边缘区。该孔也可以处于另一位置，重要的只是每一第2材料层至少一表面或侧面暴露。在以上引用的专利申请内陈述用于本发明制造的另外一些例子。留下的侧墙6表示连接部件。
第2材料层52用具有各向同性成分的腐蚀过程除去，该腐蚀过程不损伤第1材料层，连接部件6，载体表面2以及阻挡层4。合适的腐蚀过程专家们熟悉并且例如在引用的专利申请内描绘。按照这种方式形成由彼此相隔的薄片51和连接部件6构成的支撑架。连接部件6与薄片51彼此机械连接并与载体表面连接。
图4作为含贵金属的电极材料铂7保形淀积到支撑架51，6上。为此合适的方法(尤其是MOCVD)可从上述US专利获悉。然后保形淀积辅助层8，以至存在的结构因此被填满并且表面局部平整化。辅助层必须是对第1电极材料有选择地可腐蚀的并且能够由例如TEOS或氮化物制造。
图5覆盖合适的光刻胶掩模(未图示)并且各向异性腐蚀辅助层和电极层7。这时电极层7相应于第1电极的尺度腐蚀。接着辅助层8例如对电极材料用湿法选择地除去。第1电极7也覆盖部分载体表面，尤其是引线3和4。因此保证了引线和第1电极的电接触。
图6用已知方法施加由高ε介电材料或铁电材料9构成的电容器介电材料9。这时使用的高温过程不会导至深层结构的氧化，因为氧的渗透通过阻挡层4避免。最终淀积形成反电极10的导电层。
在这图6内也示出了在载体中实现的其它结构，该结构是在电容器用于DRAM电路内的情况下存在的。安置在支撑51，6上的第1电极7形成存储电容器用的所谓的存储器节。这第1电极经安置其下并备配扩散阻挡层4的接触点3与选择晶体管的源/漏区11连接。选择晶体管的另一源/漏区12经位线接触点14与掩埋的位线15连接。两相邻的存储器单元主要是有共同的位线接触点。掩埋的位线15和位线接触点14被绝缘层2包围。在选择晶体管的源/漏区11和12之间安置了沟道区16，栅介质(未图示)以及起着字线作用的栅电极。字线17和位线接触点14各由掺杂的多晶硅制成。位线15由掺杂多晶硅、硅化钨或钨制成。在背对位线15的源/漏区11的一侧上分别提供一绝缘结构，例如，填满绝缘材料的浅沟18用于在相邻的选择晶体管对之间的绝缘。
在另一实施结构中支撑架即薄片51和连接部件6由P掺杂多晶硅制成。层系列(见图1)主要可以由P-掺杂硅52和P+掺杂硅51制成。这时最下层是P-掺杂多晶硅52。连接部件(见图2)可以像第1实施例一样制作成侧墙，但它也可以通过选择性外延(如EP-779 656A2内所描述的)产生。然后图1的层系列的最上层优先是P-掺杂的多晶硅52。另一可能途径是通过倾斜离子注入到图1层结构5的侧壁内产生连接部件。于是该边缘区被高度掺杂，而对置的边缘区不改变其掺杂。一种这样类型的方法在EP756 326 A1内描绘。在本情况下在层结构5内不必再腐蚀出其它的孔，因为在对置的边缘第2材料层的侧面是暴露的。在产生连接部件6之后第2材料层52即P-掺杂的硅层有选择地对P+掺杂多晶硅51，6，对载体以及对阻挡层被除去。合适的腐蚀方法专家们熟知并且例如在以上引用的专利申请内描述。用此制成支撑架，并且如第1实施例那样，可以实现其它方法。而在产生电容器介电材料的高温处理期间必须考虑到支撑架51，6的氧化。但是这是无妨的，因为在第1电极和引线结构3、4之间直接实现电接触(见图6)并且支撑架的导电性不起任何作用。
在图7-12示出了另一实施例。
图7绝缘层2淀积到基片1上。基片1例如是包含带有字线和位线的选择晶体管的硅基片(见图6)。绝缘层例如由氧化硅形成并平面化。在绝缘层2内开接触孔3并用导电性材料，例如用掺杂多晶硅、钨、钽、钛、氮化钛或硅化钨填满。接触孔3是如此安置的，以至它分别到达基片1内选择晶体管的源/漏区上。优先在接触孔3的上部安置抑制氧扩散的阻挡层4。制造这种阻挡层的方法例如由DE-196 40246，DE-196 40 448获悉。现在通过首先淀积阻止腐蚀层20，并在其上淀积层系列，该层系列交替地包含第1材料层51和第2材料层52，以此方式在该载体上制造支撑架。在此实例中第1材料由P+掺杂多晶硅制成，第2材料由P-掺杂多晶硅制成，而阻止腐蚀层由TEOS或氮化物制成。层系列的最下层由第1材料制成，最上层由第2材料制成。
图8接着通过在应用掩模条件下的各向异性腐蚀由层系列形成层结构5，这时在必要时在第2腐蚀步骤也腐蚀阻止腐蚀层。在层结构旁暴露绝缘层2的表面。各向异性腐蚀用CF4和SF6实现。
图9P+掺杂多晶硅和P-掺杂多晶硅的层结构5借助硅的选择性外延生长，以至形成完全覆盖层结构的连接部件6。外延可以在温度700-750℃范围用反应气体SiCl2H2，HCl，H2以及掺杂气体如B2H6实现，以至避免了层之间的相互扩散。在由硅和含锗层的层系列情况下温度可到达900℃。
图10然后在使用光刻掩膜情况下，在该结构中腐蚀出一孔，该孔使第1材料和第2材料层的侧面暴露。在本实施例，该孔进入结构的内部。在第1各向异性腐蚀步骤，例如用HBr和氯腐蚀层系列。在用各向同性成分的第2腐蚀步骤里，有选择地除去覆盖引线3，4的阻止腐蚀层。
图11第2材料层52用具有各向同性成分的腐蚀过程除去，该腐蚀过程不损伤第1材料层和连接部件6(必要时在除去阻止腐蚀层之前或同时)。为此可以使用包含乙烯双胺、焦儿茶酚、吡嗪和水的碱性腐蚀液。选择性(腐蚀率P+-si/p--si)约为1∶500。按照这种方式形成由彼此相隔的薄片51和连接部件6构成的支撑架。连接部件6把在支撑架所有外侧上的薄片5彼此机械连接并与载体表面连接。
图12作为含贵金属的电极材料把铂保形淀积到支撑架51，6上。在支撑架内部的孔区内暴露引线3，4，以至在这里保证与电极层7的接触。保形铂淀积的合适方法从上述US专利获悉。随后该方法如第1实施例那样进行，即必要时保形淀积辅助层8(见图4及以下各图)并构成第1电极等。
权利要求
1.电容器，它安置在半导体器件内的支撑架上，-具有含贵金属的第1电极(7)，-具有由高ε介电材料或铁电材料构成的电容器介电材料(9)，-具有第2电极(10)，其特征为第1电极(7)安置在与载体连接的支撑架(51，6)的表面上，其中支撑架至少具有两彼此相隔的薄片(51)，这些薄片基本上对载体平行安置，并经过连接部件(6)与载体(1，2)彼此机械连接。
2.根据权利要求1的电容器，其中支撑架由多晶硅制成。
3.根据权利要求1的电容器，其中支撑架由氧化硅制成。
4.根据权利要求1到3之一的电容器，其中含贵金属的第1电极(7)覆盖一部分载体表面(2，4)。
5.根据权利要求1到4之一的电容器，其中载体在其面对电容器的表面具有其内安置接触点(3)的绝缘层(2)，其中接触点(3)包含扩散阻挡层(4)并与第1电极(7)连接。
6.根据权利要求5的电容器，其中载体包含-MOS晶体管，并且接触点(3)把晶体管的S/D区(11)与第1电极(7)连接一起。
7.根据权利要求1的电容器的制造方法，其中在载体(1，2)的表面上形成支撑架，该支撑架至少具有两被此相隔的薄片(51)，这些薄片对载体表面基本上平行安置，并经连接部件(6)与载体(1，2)机械连接，-其中，在载体和支撑架(51，6)的暴露表面上保形施加含贵金属的第1电极材料，-其中，含贵金属的第1电极材料结构化形成第1电极(7)，-其中，在第1电极(7)上保形淀积高ε介电材料或铁电材料的电容器介电材料(9)，-其中，在电容器介电材料上产生第2电极。
8.根据权利要求7的方法，其中为了在载体(1，2)上形成支撑架，淀积由第1材料(51)和第2材料(52)交替的层系列，-其中，层系列被腐蚀到具有侧面的层结构(5)，-其中，形成连接部件(6)，该连接部件(6)覆盖层结构(5)的侧面，-其中，第2材料层(52)对第1材料层(51)和对连接部件选择性地除去，以至形成支撑架。
9.根据权利要求8的方法，其中第1材料层由P+掺杂多晶硅产生，第2材料层由P-掺杂多晶硅产生。
10.根据权利要求8的方法，其中第1材料层由绝缘材料形成。
11.根据权利要求9的方法，其中连接部件(6)通过离子倾斜注入到层结构(5)侧面形成。
12.根据权利要求8到10之一的方法，其中连接部件(6)通过在层结构(5)的所有暴露侧面上的选择性外延或保形淀积以及随后各向异性腐蚀形成，其中腐蚀出一孔进入层结构内，该孔使第1材料层(51)的表面暴露。
13.根据权利要求8到12之一的方法，其中在淀积第1电极材料后保形淀积辅助层(8)，辅助层(8)和第1电极材料各向异性地结构化以形成第1电极(7)，而余下的辅助层(8)对第1电极(7)选择性地除去。
14.根据权利要求8到13之一的方法，其中在形成支撑架(51，6)之前把阻止腐蚀层(20)施加到载体表面。
全文摘要
具有高ε介电质或铁电质的电容器介电材料(9)的电容器,其含贵金属的存储电极安置在具有多个薄片(文档编号H01L21/8242GK1248068SQ99120210
公开日2000年3月22日 申请日期1999年9月17日 优先权日1998年9月17日
发明者G·朗格, T·施勒塞尔 申请人:西门子公司