半导体器件及其制造方法
【专利说明】半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2013年10月29日在韩国知识产权局提交的韩国专利申请N0.10-2013-0129279的优先权，该申请的公开全文以引用方式并入本文中。
技术领域
[0003]本公开涉及一种半导体器件及其制造方法。
【背景技术】
[0004]随着MOS晶体管的形体尺寸减小，栅极和形成在栅极下方的沟道的长度变短。随着MOS晶体管的尺寸减小，MOS晶体管的功耗降低，因此MOS晶体管的密度增大。
[0005]然而，在近来的MOS晶体管中，在减小MOS晶体管的尺寸的同时降低MOS晶体管的功耗变得困难。
[0006]因此，在具有短沟道的MOS晶体管中，已经执行了各种研究来降低对MOS晶体管的功耗存在影响的工作电压。
【发明内容】
[0007]特定公开的实施例提供了一种用于制造半导体器件的方法，其可抑制短沟道效应和减小阈值电压的变化。
[0008]特定实施例提供了一种半导体器件，其可抑制短沟道效应和减小阈值电压的变化。
[0009]公开的实施例的额外优点、主题和特点一部分将在随后的描述中阐述，并且一部分基于对以下的验证将对于本领域普通技术人员变得清楚。
[0010]在一个示例性实施例中，提供了一种用于制造半导体器件的方法，该方法包括以下步骤:在衬底上形成屏蔽层，该屏蔽层包括掺杂有在7E18至1E20原子/立方厘米的范围内的第一类型的杂质的第一部分；在屏蔽层上形成第一未掺杂的半导体层；在第一半导体层上形成栅极结构；在第一半导体层中的栅极结构的两侧上形成第一非晶区；以及通过执行第一非晶区的第一热处理使第一非晶区再结晶。
[0011]在另一示例性实施例中，提供了一种用于制造半导体器件的方法，该方法包括以下步骤:在衬底上形成屏蔽层，该屏蔽层包括掺杂有第一类型的杂质的部分；利用外延工艺在屏蔽层上形成未掺杂的半导体层；在半导体层上形成栅极结构；通过利用栅极结构作为掩膜执行PAI (预非晶离子注入)工艺在半导体层中形成不与屏蔽层接触的非晶区；以及通过执行非晶区的热处理在栅极结构的两侧上形成再结晶区。
[0012]在另一实施例中，一种制造半导体器件的方法包括以下步骤:提供半导体衬底；在半导体衬底上提供屏蔽层，该屏蔽层包括掺杂有第一类型的杂质的部分；在屏蔽层上提供未掺杂的半导体层，以使得屏蔽层在半导体衬底与未掺杂的半导体层之间；在半导体层上提供栅极结构；在半导体层中提供源极/漏极扩展区，所述源极/漏极扩展区具有与第一类型不同的第二类型的杂质，并且所述源极/漏极扩展区从半导体层的表面延伸至半导体层中的第一深度；以及在栅极结构的两侧上提供源极/漏极区，所述源极/漏极区包括源极/漏极扩展区的至少一部分，所述源极/漏极区从半导体层的表面延伸至半导体层中的与第一深度不同的第二深度。源极/漏极区不与屏蔽层接触。
【附图说明】
[0013]从以下结合附图的详细描述中，以上和其它目的、特点和优点将变得更加清楚，其中:
[0014]图1至图7是用于解释根据第一实施例的用于制造半导体器件的示例性方法的中间步骤的示图；
[0015]图8至图10是用于解释根据第二实施例的用于制造半导体器件的示例性方法的中间步骤的示图；
[0016]图11至图13是用于解释根据第三实施例的用于制造半导体器件的示例性方法的中间步骤的示图；
[0017]图14是示出图像传感器的示例的框图，该图像传感器包括通过应用于例如计算系统的根据特定公开的实施例的制造半导体器件的示例性方法制造的半导体器件；
[0018]图15是包括根据一些实施例制造的半导体器件的示例性电子系统的框图；以及
[0019]图16和图17是示出可应用根据一些实施例制造的半导体器件的示例性半导体系统的示例性示图。
【具体实施方式】
[0020]通过参照以下对特定实施例和附图的详细描述，可更加容易地理解本公开的优点和特点以及实现各种示例的方法。然而，本发明的构思可以以许多不同形式实现，并且不应理解为限于本文阐述的实施例。相同的标号在整个说明书中指代相同的元件。
[0021]本文所用的术语仅是为了描述特定实施例，并且不旨在限制本发明的构思。如本文所用，除非上下文清楚地指明不是这样，否则单数形式“一个”、“一”和“该”也旨在包括复数形式。还应该理解，术语“包括”、“包括……的”、“包含”和/或“包含……的”当用于本说明书中时，指明存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
[0022]应该理解，当元件或层被称作“位于”另一元件或层“上”、“连接至”或“耦接至”另一元件或层时，其可直接位于另一元件或层上、直接连接至或耦接至另一元件或层，或者可存在中间元件或层。相反，当元件被称作“直接位于”另一元件或层“上”、“直接连接至”或“直接耦接至”另一元件或层时，不存在中间元件或层。然而，当术语“接触”在上下文中用于装置的不同物理部分时，除非特别指明不是这样，否则其指直接接触(即，触碰)。
[0023]如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。
[0024]应该理解，虽然本文中可使用术语例如第一、第二等来描述各个元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应被这些术语限制。除非上下文指明不是这样，否则这些术语仅用于将一个元件、组件、区、层或部分与另一元件、组件、区、层或部分区分开。因此，下面讨论的第一元件、组件、区、层或部分可被称作第二元件、组件、区、层或部分，而不脱离本发明的构思的教导。
[0025]为了方便描述，本文中可使用诸如“在……下方”、“在……之下”、“下”、“在……之上”、“上”等的空间相对术语，以描述附图中所示的一个元件或特征与另外一个(或多个)元件或特征的关系。应该理解，空间相对术语旨在涵盖使用或操作中的装置的除图中所示的取向之外的不同取向。例如，如果图中的装置颠倒，则被描述为“在其它元件或特征之下”或“在其它元件或特征下方”的元件将因此被取向为“在其它元件或特征之上”。因此，示例性术语“在……之下”可涵盖在……之上和在……之下这两个取向。装置可按照其它方式取向(旋转90度或位于其它取向)，并且本文所用的空间相对描述语将相应地解释。
[0026]本文参照作为理想实施例(和中间结构)的示意图的剖视图来描述实施例。这样，作为例如制造技术和/或公差的结果，可以预见附图中的形状的变化。因此，这些实施例不应被解释为限于本文示出的区的具体形状，而是包括例如由制造工艺导致的形状的偏差。例如，示为矩形的注入区将通常具有圆形或弯曲特征和/或在其边缘具有注入浓度的梯度，而非从注入区至非注入区二值变化。同样地，通过注入形成的掩埋区可在掩埋区与通过其发生注入的表面之间的区中导致一些注入。因此，图中示出的区实际上是示意性的，并且它们的形状不旨在限制本发明的构思的范围。
[0027]除非上下文指明不是这样，否则如文本所用，当提到取向、布局、位置、形状、尺寸、量或其它量度时，诸如“相同”、“等同”、“平坦的”或“共面的”之类的术语并不一定意指精确相同的取向、布局、位置、形状、尺寸、量或其它量度，而是旨在涵盖在例如由于制造工艺可出现的可接受的变化范围内的近似相同的取向、布局、位置、形状、尺寸、量或其它量度。本文中可使用术语“基本上”来反映这种含义。
[0028]除非另外限定，否则本文中使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还应该理解，除非本文中明确这样定义，否则诸如在通用词典中定义的那些的术语应该被解释为具有与它们在相关技术和本说明书的上下文中的含义一致的含义，而不应该按照理想化地或过于正式的含义解释它们。
[0029]下文中，参照图1至图7，将描述根据第一示例性实施例的用于制造半导体器件的方法。
[0030]图1至图7是用于说明根据第一示例性实施例的用于制造半导体器件的方法的中间步骤的示图。特别地，图2B是示出距离图2A中示出的表面一定深度处的杂质浓度的变化的曲线图。
[0031]参照图1，在衬底100上形成掺杂有第一类型的杂质的屏蔽层105。
[0032]衬底100可由例如体硅或SOI (绝缘体上硅)制成。衬底100可为硅衬底，或可包括例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓的其它材料，但不限于此。在以下描述中，假设衬底100是硅衬底。
[0033]图1示出了其中未形成杂质区的衬底100。然而，这仅是为了方便解释，衬底100不限于图1中示出的那样。例如，在衬底100中可选择性地形成η型阱和/或P型阱。
[0034]如上所述，在衬底100上形成了掺杂有第一类型的杂质的屏蔽层105。屏蔽层105可减小在晶体管的源极/漏极区中包括的杂质的RDF(随机