半导体器件的制作方法
【专利说明】半导体器件
【背景技术】
[0001] 通常在汽车电子和工业电子中使用的功率晶体管要求低开启状态电阻（IU同时 确保高电压阻断能力。比如M0S("金属氧化物半导体"）功率晶体管取决于应用要求应该 能够阻断几十到几百或几千伏的漏极到源极电压Vdst)M0S功率晶体管典型地传导非常大的 电流，所述电流在典型的大约2到20V的栅极-源极电压下可以高达几百安培。
[0002] 横向功率器件(在其中电流流动主要平行于半导体衬底的主要表面而发生）对于 在其中集成诸如开关、桥和控制电路的进一步组件的半导体器件是有用的。
[0003] 比如，功率晶体管可以被用在DC/DC或AC/DC转换器中以开关通过电感器的电流。 在这些转换器中采用在从若干kHz高达若干MHz的范围内的频率。为了减少开关损耗，正 在进行尝试以最小化在功率晶体管中的电容。从而可以加速开关操作。
【发明内容】
[0004] 依据实施例，半导体器件包括在包含主要表面的半导体衬底中的晶体管。晶体管 包括源极区、漏极区、沟道区、以及栅极电极。源极区和漏极区沿着第一方向被安置，所述第 一方向与主要表面平行。沟道区被安置在源极区和漏极区之间。沟道区具有沿着第一方向 延伸的脊的形状，所述脊包含顶侧以及第一侧壁和第二侧壁。栅极电极被安置在沟道区的 第一侧壁处，并且栅极电极不在沟道区的第二侧壁处。
[0005] 依据进一步实施例，半导体器件包括形成在包括主要表面的半导体衬底中的晶体 管。晶体管包括源极区、漏极区、沟道区、与沟道区的第一侧壁相邻的栅极沟槽、被安置在栅 极沟槽中的栅极导电材料(所述栅极导电材料被连接到栅极端子)、以及与沟道区的第二侧 壁相邻的沟道分离沟槽。沟道分离沟槽用绝缘分离沟槽填充物填充或具有与栅极端子断开 的导电填充物。源极区和漏极区沿着第一方向被安置，所述第一方向与主要表面平行。
[0006] 依据进一步实施例，半导体器件包括形成在包括主要表面的半导体衬底中的晶体 管阵列。晶体管阵列包括源极区、漏极区、多个沟道区、以及分别与沟道区中的每一个相邻 的多个沟槽，从而两个沟槽与沟道区中的一个相邻。多个沟槽包含栅极沟槽和沟道分离沟 槽。半导体器件进一步包括连接到栅极端子的栅极导电材料，所述栅极导电材料被安置在 栅极沟槽中。源极区和漏极区沿着第一方向被安置，所述第一方向与主要表面平行。沟槽 中的至少一个是沟道分离沟槽，所述沟道分离沟槽要么用电介质材料填充要么具有与栅极 端子断开的导电填充物。
[0007] 通过阅读下面详细的描述并且审视附图，本领域的技术人员将意识到额外的特征 和优势。
【附图说明】
[0008] 附图被包含以提供实施例的进一步理解，并且附图被结合在该说明书中且组成该 说明书的一部分。附图图解主要的实施例并且与描述一起用来解释原理。其它实施例以及 许多预期优势将被容易地意识到，因为通过参考下面详细的描述它们变得更好理解。附图 的元件不必相对彼此成比例。相似的参考数字指示对应的类似部分。
[0009] 图1A示出依据实施例的半导体器件在与半导体衬底的主要表面平行的平面中的 横截面视图； 图1B示出图1A中所示出的半导体器件的第一横截面视图； 图1C示出图1A中所示出的半导体器件在与图1B的横截面视图的方向垂直的方向中 的横截面视图； 图2A示出依据进一步实施例的半导体器件的横截面视图； 图2B示出图2A中所示出的半导体器件的横截面视图； 图2C示出进一步半导体器件的横截面视图； 图3A示出依据实施例的半导体器件的横截面视图； 图3B示出依据进一步实施例的半导体器件的横截面视图；并且 图3C示出依据又一实施例的半导体器件的横截面视图。
【具体实施方式】
[0010] 在下面的详细描述中对附图进行参考，附图形成其一部分并且在其中通过图解的 方法图解在其中可以实践本发明的特定实施例。在这点上，方向性的术语诸如"顶"、"底"、 "前"、"后"、"首"、"尾"等关于正描述的附图的定向被使用。由于本发明的实施例的组件能 够被定位在多个不同的定向上，方向性的术语为了图解的目的被使用并且绝不是限制的。 要被理解的是可以利用其它实施例并且可以进行结构或逻辑变化而没有脱离由权利要求 定义的范围。
[0011] 实施例的描述不是限制的。特别地，在下文中描述的实施例的元件可以与不同实 施例的元件组合。
[0012] 在下面描述中使用的术语"晶片"、"衬底"或"半导体衬底"可以包含任何具有半 导体表面的半导体基的结构。晶片和结构要被理解为包含硅、绝缘体上硅（SOI)、蓝宝石上 硅（S0S)、掺杂和不掺杂的半导体、由基底半导体底座支撑的硅的外延层、以及其它半导体 结构。半导体不必是硅基的。半导体也能够是硅锗、锗、或砷化镓。依据其它实施例，碳化 硅（SiC)或氮化镓（GaN)可以形成半导体衬底材料。
[0013] 如在该说明书中使用的术语"横向的"和"水平的"意图描述与半导体衬底或半导 体本体的第一表面平行的定向。这能够比如是晶片或管芯的表面。
[0014] 如在该说明书中使用的术语"垂直的"意图描述被布置成与半导体衬底或半导体 本体的第一表面垂直的定向。
[0015] 附图和描述通过紧挨掺杂类型"n"或"P"指示或"+"图解相对掺杂浓度。比 如，"rT"表示比"n"掺杂区的掺杂浓度更低的掺杂浓度而"n+"掺杂区具有比"n"掺杂区更 高的掺杂浓度。相同的相对掺杂浓度的掺杂区不必具有相同的绝对掺杂浓度。比如，两个 不同"n"掺杂区可以具有相同或不同的绝对掺杂浓度。在附图和描述中，为了更好的理解， 掺杂的部分经常被指示为是"P"或"n"掺杂的。如要被清楚地理解，该指示绝不是意图进 行限制。掺杂类型能够是任意的，只要实现描述的功能。进一步地，在所有的实施例中，掺 杂类型能够被颠倒。
[0016] 如本文所使用，术语"具有"、"含有"、"包含"、"包括"等等是开放型的术语，其指示 所陈述的元件或特征的出现但是没有排除额外的元件或特征。冠词"一（a)"、"一个（an)" 和"该（the)"意图包含复数以及单数，除非上下文另外清楚地指示。
[0017] 如在该说明书所采用，术语"耦合的"和/或"电耦合的"不意在表示元件必须直接 耦合在一起，居间元件可以被提供在"耦合的"或"电耦合的"元件之间。术语"电连接的" 意图描述在电连接在一起的元件之间的低欧姆电连接。
[0018] 本说明书提及"第一"和"第二"导电类型掺杂剂，半导体部分用其被掺杂。第一 导电类型可以是P型并且第二导电类型可以是n型，或反之亦然。如通常所知，取决于源 极区和漏极区的掺杂类型或极性，M0SFET可以是n沟道或p沟道M0SFET。比如，在n沟道 M0SFET中，源极区和漏极区用n型掺杂剂被掺杂，并且电流方向是从漏极区到源极区。在p 沟道M0SFET中，源极区和漏极区用p型掺杂剂被掺杂，并且电流方向是从源极区到漏极区。 如要被清楚地理解，在本说明书的上下文之内，掺杂类型可以颠倒。如果使用方向性的语言 描述特定的电流路径，该描述要仅被理解成指示电流流动的路径而不是极性，即不论晶体 管是P沟道晶体管还是n沟道晶体管。附图可以包含极性敏感的组件，例如二极管。如要 被清楚地理解，这些极性敏感的组件的特定布置被给出作为示例并且可以被倒置以实现描 述的功能，这取决于第一导电类型表示n型还是p型。
[0019] 实施例是在特定地提及所谓的常关晶体管（即当没有栅极电压或0V的栅极电压 被施加时处于关闭状态的晶体管)时描述的。如要被清楚地理解，本教导能够被等同地施加 到常开晶体管，即当没有栅极电压或0V的栅极电压被施加时处于导通状态的晶体管。
[0020] 图1A示出在与半导体衬底的主要表面平行的平面中取得的半导体器件1或集成 电路的横截面视图。半导体器件1包含晶体管200。图1A中所示出的晶体管200包括源 极区201、漏极区205、沟道区220、以及漂移区带260。源极区201、漏极区205、以及漂移区 带260可以用第一导电类型的掺杂剂（比如n型掺杂剂)掺杂。源极区201和漏极区205的 掺杂浓度可以高于漂移区带260的掺杂浓度。沟道区220被布置在源极区201和漂移区带 260之间。沟道区220用第二导电类型的掺杂剂（比如用p型掺杂剂）掺杂。漂移区带260 可以被布置在沟道区220和漏极区205之间。源极区201、沟道区220、漂移区带260以及 漏极区205沿着与半导体衬底的主要表面平行的第一方向被安置。源极区201被连接到源 极电极202。漏极区205被连接到漏极电极206。半导体器件1进一步包括栅极电极210。 栅极电极210借助于诸如氧化硅的绝缘栅极电介质材料211与沟道区220绝缘。依据实施 例，晶体管可以进一步包括与漂移区带260相邻被布置的场板250。场板250借助于诸如 氧化硅的绝缘场电介质层251与漂移区带260绝缘。晶体管200是横向晶体管。相应地， 从源极区201到漏极区205的电流流动主要在与半导体衬底的主要表面平行的第一方向完 成。
[0021] 当合适的电压被施加到栅极电极210时，反型层在沟道区220和绝缘栅极电介质 材料211之间的边界处形成。相应地，晶体管从源极区201经由漂移区带260到漏极区205 处于导通状态。在沟道区220中形成的沟道的导电性受栅极电极控制。通过控制在沟道区 中形成的沟道的导电性，可以控制从源极区201经由在沟道区220中形成的沟道和漂移区 带260到漏极区205的电流流动。
[0022] 当晶体管被切断时，没有导电沟道在沟道区220和绝缘栅极电介质材料211之间 的边界处被形成，从而亚阈值电流流动。
[0023] 依据实施例，晶体管可以被实施为常关晶体管。依据进一步实施例，晶体管可以被 实施为常开晶体管。在这种情形下，沟道区220可以用第一