薄膜晶体管及其制备方法、阵列基板和显示装置的制造方法
【技术领域】
[0001]本发明的实施例涉及一种薄膜晶体管及其制备方法、阵列基板和显示装置。
【背景技术】
[0002]通常，氧化物半导体薄膜晶体管(TFT)技术采用BCE (Back Channel Etch，背通道刻蚀)结构或者ESL (Etch Stop Layer，刻蚀阻挡层)结构形成金属氧化物半导体TFT，有源层和源漏极均需要分别进行掩模(mask)制作以及刻蚀处理，从而造成制造TFT的工艺时间较长，段差较大，成本较高。
【发明内容】
[0003]本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板和显示装置以克服前述技术问题。
[0004]本发明至少一个实施例提供一种薄膜晶体管，包括源极、漏极和有源层，其中，所述源极、漏极和有源层同层设置，所述源极和漏极分别通过其侧面与所述有源层相接，所述源极和漏极的材料为金属，所述有源层的材料为与所述源极和漏极材料相对应的金属氧化物半导体。
[0005]例如，所述源极、漏极和有源层由同一层金属薄膜制备而得，所述金属氧化物半导体由所述金属薄膜经氧化而得。
[0006]例如，所述源极和漏极的材料在选取时，需注意该材料要能通过后续工艺形成氧化物半导体。所述金属可以为铟(In)、镓(Ga)、锌(Zn)、锡(Sn)、钼(Mo)或钨(W)等其中任一金属或者多种金属或者是其合金的单层或叠层。进一步的，所述金属可以采用其他用于形成有源层和源漏极的金属代替。
[0007]例如，薄膜晶体管还可包括栅极和栅绝缘层，其中，所述栅绝缘层设置于所述栅极上，同层设置的所述源极、漏极和有源层设置于所述栅绝缘层上。
[0008]例如，所述的薄膜晶体管还可包括栅极和栅绝缘层，所述栅绝缘层设置于所述源极、漏极和有源层之上，且所述栅极设置于所述栅绝缘层之上。
[0009]本发明的实施例还提供一种薄膜晶体管的制备方法，包括形成同层的源极、漏极与有源层的步骤，其中，形成同层的源极、漏极与有源层的步骤包括:
[0010]形成金属薄膜；
[0011]由所述金属薄膜形成源极、漏极与有源层的图形；
[0012]形成阻挡层覆盖源极区域和漏极区域，并露出有源层区域；
[0013]将有源层区域的部分或全部的金属转变成金属氧化物半导体，去除源极区域和漏极区域的阻挡层，最终形成源极、漏极和有源层。
[0014]例如，所述金属薄膜材料可以为铟、镓、锌、锡、钼或钨等其中任一金属或者多种金属或者是其合金的单层或叠层。所述源极和漏极的材料在选取时，需注意该材料要能通过后续工艺形成氧化物半导体。进一步的，所述金属薄膜可以采用其他可以形成有源层和源漏极的金属代替。
[0015]例如，采用同一构图工艺由所述金属薄膜形成源极、漏极与有源层的图形。
[0016]例如，所述阻挡层可采用光刻胶。当然，也可以用其他可以阻止金属转变为金属氧化物的材料覆盖。
[0017]例如，当采用光刻胶作为阻挡层覆盖源极区域和漏极区域时，可采用半色调(Half-tone mask)或灰色调掩模板(Gray-tone mask)的方式来同时形成源极、漏极与有源层的图形以及用以区分需被覆盖的源极区域和漏极区域以及需被露出的有源层区域(即区分需要氧化区域与不需要氧化区域)。
[0018]例如，将有源层区域的部分或全部的金属转变成金属氧化物半导体可采用热处理的方式，但该转化处理并不限于热处理，其他方式如果能将金属转变成金属氧化物半导体也可以米用。
[0019]例如，热处理在有氧气氛下进行，进一步的，热处理方式可如下:可在氧气气氛下进行热处理，也可在含有氧气的氩气、氮气或惰性气体气氛下进行热处理。
[0020]例如，该薄膜晶体管的制备方法还包括形成栅极和栅绝缘层的步骤。
[0021]本发明的实施例还提供一种阵列基板，包括上述任一薄膜晶体管。
[0022]本发明的实施例还提供一种显示装置，包括上述任一阵列基板。
【附图说明】
[0023]为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
[0024]图1a为本发明实施例的薄膜晶体管示意图一；
[0025]图1b为本发明实施例的薄膜晶体管示意图二；
[0026]图2a_2d为本发明实施例的制备薄膜晶体管步骤示意图一(俯视图)；其中，图2a为形成金属薄膜；图2b为由所述金属薄膜同时形成源极、漏极与有源层的图形；图2c为形成阻挡层覆盖源极区域和漏极区域，露出有源层区域；图2d为形成源极、漏极和有源层；
[0027]图3a_3d为本发明实施例的制备薄膜晶体管步骤示意图二(截面图)；其中，图3a为形成金属薄膜；图3b为在金属薄膜上形成光刻胶；图3c为采用双色调掩模工艺对光刻胶进行曝光、显影；图3d为通过灰化工艺去除厚度较小的光刻胶形成阻挡层7，露出有源层区域3a的金属薄膜，源极区域Ia和漏极区域2a通过阻挡层7覆盖；
[0028]图4a为本发明实施例的阵列基板示意图一；
[0029]图4b为本发明实施例的阵列基板示意图二。
[0030]附图标记:
[0031]1-源极；2_漏极；3_有源层；4_栅绝缘层；5_栅极；6_基板；7_阻挡层；8_光刻胶；9_钝化层；10_像素电极；11_保护层；30_金属薄膜；la-源极区域；2a_漏极区域；3a_有源层区域；8a_厚度较大的光刻胶；8b_厚度较小的光刻胶；30a_源极、漏极与有源层的图形，Ib-源极侧面；2b_漏极侧面。
【具体实施方式】
[0032]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0033]应该理解的是，在本公开中，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。即一次构图工艺对应一道掩模板(mask，也称光罩)。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
[0034]为了清晰起见，在用于描述本发明的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作“设置”、“形成”(及其类似用语)于另一元件“上”时，该元件可以“直接”设置或形成于另一元件“上”，或者可以存在中间元件。
[0035]本公开主要以底栅型薄膜晶体管为例进行详述，但本公开中的薄膜晶体管也可以为顶栅型、双栅型等，本发明的保护范围不限于这些具体的结构。
[0036]本公开主要对同层设置的源极、漏极和有源层及其制备方法予以详述，其他元件及其制备若无相关描述可参见通常的制备方法。
[0037]专利文献CN102194893A公开了一种半导体器件及其制造方法，说明书第
[0075]-
[0111]段公开了在同一衬底上形成用于驱动电路的第一薄膜晶体管430和用于像素部分(也称为矩阵电路)的第二薄膜晶体管170的制造工艺的实例。如CN102194893A中图1A-图1D所示，其涉及将形成在栅绝缘层403上的铟金属薄膜及在该铟金属薄膜上设置的氧化物半导体层(第一 In-Ga-Zn-O基非单晶膜作为氧化物半导体层)进行热处理，以形成氧化铟及其上的氧化物半导体层(第一 In-Ga-Zn-O基非单晶膜作为氧化物半导体层)的叠层用作沟道形成区的薄膜晶体管。例如，优选在200°C到600°C下，通常在300°C到500°C下执行热处理(该热处理可以是利用光的退火处理)。在炉中于350°C的氮气气氛中执行热处理I小时。该热处理为将金属薄膜470部分或全部氧化的氧化处理。金属薄膜470成为氧化铟膜、第一氧化物半导体层471。进而形成叠层的氧化物半导体层用作沟道形成区的薄膜晶体管。
[0038]本发明的一实施例提供一种薄膜晶体管，如图1a和图1b所示，包括源极1、漏极2和有源层3，其中，源极1、漏极2和有源层3同层设置，源极I和漏极2分别通过其侧面lb、2b与有源层3相接，源极I和漏极2的材料为金属，有源层3的半导体材料为与源极I和漏极2的金属材料相对应的金属氧化物半导体。
[0039]例如，源极1、漏极2和有源层3由同一层金属薄膜制备而得，金属氧化物半导体由金属薄膜经氧化而得。例如，源极1、漏极2和有源层3具有大致平齐的表面，由此获得的结构可以具有平坦的形貌。
[0040]例如，源极I和漏极2的金属材料在选取时，需注意该材料要能通过后续工艺形成氧化物半导体。例如，金属可以为铟、镓、锌、锡、钼或钨等其中任一金属或者多种金属或者是其合金的单层或叠层。
[0041]例如，同层设置的源极1、漏极2和有源层3可直接设置于基板6上或通过例如缓冲层等