形成FinFET装置上的替代栅极结构及鳍片的方法以及装置的制造方法
【技术领域】
[0001]本揭露通常涉及集成电路的制造，尤其涉及形成FinFET (鳍式场效应晶体管)半导体装置上的替代栅极结构及鳍片的各种方法以及由此形成的装置。
【背景技术】
[0002]目前，在例如微处理器、存储装置等集成电路中，在有限的芯片面积上设置并运行有大量的电路元件，尤其是晶体管。在使用金属氧化物半导体(metal-oxide-semiconductor ；M0S)技术制造的集成电路中设置场效应晶体管(fieldeffect transistor ；FET) (NOMS及PMOS晶体管)，这些晶体管通常以开关模式工作。也就是说，这些晶体管装置呈现高导通状态(开状态；on-State)和高阻抗状态(关状态；off-state) ο FET可采取各种形式及配置。例如，除其它配置以外，FET可为平面FET装置或三维(3D)装置，例如FinFET。
[0003]场效应晶体管(FET)，无论是NMOS晶体管还是PMOS晶体管，且无论它是平面还是三维FET装置，通常包括形成于半导体衬底中由沟道区隔离的掺杂源/漏区。栅极绝缘层位于该沟道区上方，导电栅极电极位于该栅极绝缘层上方。有时可将该栅极绝缘层及该栅极电极称为该装置的栅极结构。通过向该栅极电极施加适当的电压，该沟道区变得导电，从而使电流自该源区向该漏区流动。在平面FET装置中，栅极结构形成于衬底的基本平坦的上表面上方。在一些情况下，执行一个或多个外延生长制程，以在该平面FET装置的源/漏区中所形成的凹槽中形成外延半导体材料。在一些情况下，该外延材料可形成于源/漏区中，而不在平面FET装置的衬底中形成任何凹槽。此类平面FET装置的栅极结构可使用“先栅极”或“替代栅极”(后栅极)制造技术来制造。
[0004]为提升FET的操作速度并增加集成电路装置上的FET的密度，多年来，装置设计人员已大幅降低了 FET的物理尺寸。更具体地说，FET的沟道长度已被显着缩小，从而提升了FET的开关速度。不过，缩小FET的沟道长度也降低了源区与漏区之间的距离。在一些情况下，这样缩小源区与漏区之间的隔离使有效抑制源区与沟道的电位不受漏区的电位的不利影响变得困难。这有时被称作短沟道效应。其中，作为主动开关的FET的特性劣化。
[0005]与具有平面结构的FET相比，FinFET装置具有三维(3D)结构。图1A显示形成于半导体衬底B上方的示例现有技术FinFET半导体装置“A”的立体图。参考该半导体装置以在很高层面解释FinFET装置的一些基本特征。在这个例子中，FinFET装置A包括三个示例鳍片C、栅极结构D、侧间隙壁E以及栅极覆盖层F。栅极结构D通常包括例如高k绝缘材料或二氧化硅层的绝缘材料层(未单独显示)以及充当装置A的栅极电极的一个或多个导电材料层(例如金属和/或多晶硅)。鳍片C具有三维配置:高度H、宽度W以及轴向长度L。轴向长度L与装置A操作时在装置A中的电流行进的方向对应。由栅极结构D覆盖的鳍片C的部分是FinFET装置A的沟道区。在传统的流程中，通过执行一个或多个外延生长制程可使位于间隙壁E的外部(也就是装置A的源/漏区中)的鳍片C的部分的尺寸增加甚至使其合并在一起(图1A中未图示的情形)。使装置A的源/漏区中的鳍片C的尺寸增加或使其合并的制程经执行以降低源/漏区的电阻和/或更易于建立与源/漏区的电性接触。即使不执行外延“合并”制程，也通常会在鳍片C上执行外延生长制程，以增加它们的物理尺寸。在FinFET装置A中，栅极结构D可包围全部或部分的鳍片C的两侧及上表面以形成三栅极结构，从而使用具有三维结构而非平面结构的沟道。在一些情况下，在鳍片C的顶部设置绝缘覆盖层(未图示)，例如氮化硅，因此该FinFET装置仅有双栅极结构(仅侧壁)。此类FinFET装置的栅极结构D可使用“先栅极”或“替代栅极”(后栅极)制造技术来制造。
[0006]与平面FET不同，在FinFET装置中，沟道垂直于半导体衬底的表面形成，以缩小该半导体装置的物理尺寸。另外，在FinFET中，装置的漏区的结电容大大降低，这往往显着降低短沟道效应。当在FinFET装置的栅极电极上施加适当的电压时，鳍片C的表面(以及接近该表面的内部)，也就是鳍片的垂直取向侧壁以及顶部上表面，形成有助于电流传导的表面反型层或体反型(volume invers1n)层。在FinFET装置中，“沟道-宽度”(对于三栅极装置)经估计约为两倍的垂直的鳍片-高度加上鳍片的顶部表面的宽度(也就是鳍片宽度)。在与平面晶体管装置的占用面积(footprint)相同的占用面积中可形成多个鳍片。因此，对于给定的制图空间(或占用面积)，与平面晶体管装置相比，FinFET装置往往能够产生显着更高的驱动电流密度。另外，由于FinFET装置上的“鳍形”沟道的优越栅极静电控制，因此与平面FET的漏电流相比，在装置“关闭”以后，FinFET装置的漏电流显着降低。总之，与平面FET的结构相比，FinFET装置的三维结构是优越的MOSFET结构，尤其是在20纳米及20纳米以下的CMOS技术节点中。
[0007]对于许多早期的装置技术，大多数晶体管元件(平面或FinFET装置)的栅极电极结构包括多种硅基材料，例如二氧化硅和/或氮氧化硅栅极绝缘层结合多晶硅栅极电极。不过，随着尺寸不断缩小的晶体管元件的沟道长度日益缩小，许多较新一代的装置使用包含替代材料的栅极电极，以避免可能与沟道长度缩小的晶体管中传统硅基材料的使用相关联的短沟道效应。例如，在一些尺寸不断缩小的晶体管元件中(其可具有约10至32纳米或更小的沟道长度)，实施的栅极结构包括高k介电栅极绝缘层以及作为栅极电极的一个或多个金属层(HK/MG)。与此前较传统的二氧化硅/多晶硅栅极结构相比，此类替代栅极结构能够提供显着增强的操作特性。
[0008]依据特定的总体装置要求，使用数种不同的高k材料(也就是介电常数或k值约为10或更高的材料)作为HK/MG栅极电极结构中的栅极绝缘层具有不同程度的效果。例如，在一些晶体管元件设计中，高k栅极绝缘层可包括氧化钽(Ta2O5)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(T12)、氧化铝(Al2O3)、硅酸铪(HfS1x)等。另外，一种或多种非多晶硅金属栅极电极材料(也就是金属栅极堆叠)可用于HK/MG配置中，以控制晶体管的功函数。例如，这些栅极电极材料可包括一层或多层钛(Ti)、氮化钛(TiN)、钛-铝(TiAl)、钛-铝-碳(TiALC)、铝(Al)、氮化铝(AlN)、钽(Ta)、氮化钽(TaN)、碳化钽(TaC)、碳氮化钽(TaCN)、氮化硅钽(TaSiN)、硅化钽(TaSi)等。
[0009]用以形成具有高k/金属栅极结构的晶体管的一种已知制程方法是“后栅极”(gatelast)或“替代栅极”技术。在形成平面装置或三维装置时可使用替代栅极制程。图1B至IF简单显示在平面晶体管装置上使用替代栅极技术形成HK/MG替代栅极结构的一种示例现有技术方法。如图1B所示，制程包括在由浅沟槽隔离结构13定义的主动区中的半导体衬底12上方形成基本的晶体管结构。在图1B中所示的制造点，装置10包括牺牲栅极绝缘层14、虚假或牺牲栅极电极15、侧间隙壁16、绝缘材料层17以及形成于衬底12中的源/漏区18。装置10的各种组件及结构可使用各种不同的材料以及通过执行各种已知的技术来形成。例如，牺牲栅极绝缘层14可包括二氧化硅，牺牲栅极电极15可包括多晶硅，侧间隙壁16可包括氮化硅，以及绝缘材料层17可包括二氧化硅。源/漏区18可包括注入的掺杂材料(针对NMOS装置的N型掺杂物以及针对PMOS装置的P型掺杂物)，通过使用已知的掩膜及离子注入技术将该些掺杂材料注入衬底12中。当然，本领域的技术人员将意识到，出于清楚目的，附图中未显示晶体管10的其它特征。例如，附图中未显示环状(halo)注入区以及高性能PMOS晶体管中通常具有的各种硅/锗层或区。在图1B中所示的制造点，形成装置10的各种结构，并执行化学机械抛光(CMP)制程，以移除牺牲栅极电极15上方的任意材料(例如包括氮化硅的保护覆盖层(未图示))，从而使得至少牺牲栅极电极15可被移除。
[0010]如图1C所示，执行一个或多个蚀刻制程，以移除牺牲栅极电极15以及牺牲栅极绝缘层14，从而定义栅极开口 20，后续将在该栅极开口中形成替代栅极结构。通常，如这里所示，作为替代栅极技术的部分，牺牲栅极绝缘层14被移除。不过，可能不会在所有应用中都移除牺牲栅极绝缘层14。即使是在意图移除牺牲栅极绝缘层14的情况下，也通常会有极薄的原生氧化层(未图示)形成于栅极开口 20内的衬底12上。
[0011]接着，如图1D所示，在栅极开口 20中形成各种材料层，这些材料层将构成替代栅极结构30。NMOS和PMOS装置的替代栅极结构30所使用的材料通常不同。例如，NMOS装置的替代栅极结构30可包括高k栅极绝缘层30A (例如氧化铪，具有约2纳米的厚度)，第一金属层30B (例如厚度约I至2纳米的氮化钛层)，第二金属层30C(即该NMOS装置的功函数调整层，例如厚度约5纳米的钛-铝或钛-铝-碳层)，第三金属层30D (例如厚度约I至2纳米的氮化钛层)，以及块体金属层30E (例如铝或钨)。
[0012]最后，如图1E所示，执行一个或多个CMP制程以移除位于栅极开口 20外部的栅极介缘层30A、第一金属层30B、第二金属层30C，第三金属层30D以及块体金属层30E的多余部分，从而定义示例NMOS装置的替代栅极结构30。通常，PMOS装置的替代金属栅极结构30不包括像NMOS装置那么多的金属层。例如，PMOS装置的栅极结构30可仅包括高k栅极绝缘层30A，单个氮化钛层(即该PMOS装置的功函数调整金属，具