成间隙壁开口 130。图2U对应图2R中所示的流程制造点。在该替代流程中，鳍片结构106Χ定义于SOI衬底103的主动层103Α中。由于具有绝缘埋层103Β，因此可省略上述移除外延半导体材料104以在外延材料106下形成空间132并接着形成绝缘材料层134以填充该空间的步骤。仍形成绝缘材料134来填充邻近栅极结构的间隙壁开口 130。
[0049]在完整阅读本申请以后，本领域的技术人员将了解，相对先前技术FinFET装置，这里所示的FinFET装置100具有独特的结构并提供独特的优点。更具体地说，在装置100的沟道区的全部或相当部分下方的局部的、基本自对准的沟道隔离材料134的定位可使装置100具有较好的电性性能，例如减少或消除不想要的穿通电流。如上所述，在一个实施例中，基本自对准的沟道隔离材料134的横向宽度(沿电流传输方向)大于替代栅极结构142以及装置100的沟道区的宽度。而且，通过使用这里所示的新颖流程，外延半导体材料104仍可保持位于衬底102与装置的沟道区中的外延半导体材料106之间(如图2Ν中的Z-Z视图所示)。当然，如果需要，所采取的流程中可基本消耗或替代位于间隙壁120外部的外延半导体材料104，例如通过使用已知技术形成装置100的反型或嵌入源/漏区。
[0050]由于本领域的技术人员借助这里的教导可以很容易地以不同但等同的方式修改并实施本发明，因此上述特定的实施例仅为示例性质。例如，可以不同的顺序执行上述制程步骤。而且，本发明并不限于这里所示架构或设计的细节，而是如权利要求所述。因此，显然，可对上面揭露的特定实施例进行修改或变更，所有此类变更落入本发明的范围及精神内。要注意的是，用于说明说明书以及权利要求中的各种制程或结构的“第一”、“第二”、“第三”或者“第四”等术语的使用仅用作此类步骤/结构的快捷参考，并不一定意味着按排列顺序执行/形成此类步骤/结构。当然，依据准确的权利要求语言，可能要求或者不要求此类制程的排列顺序。因此，权利要求规定本发明的保护范围。
【主权项】
1.一种形成FinFET装置的方法，包括: 在半导体材料层上方形成图案化硬掩膜，该图案化硬掩膜具有与将要在该半导体材料层中形成的鳍片结构对应的图案； 在该图案化硬掩膜及该半导体材料层上方形成牺牲栅极结构； 在形成该牺牲栅极结构以后，邻近该牺牲栅极结构形成第一侧间隙壁； 邻近该第一侧间隙壁形成绝缘材料层； 执行至少一第一蚀刻制程以移除该第一侧间隙壁，从而在该绝缘材料层与该牺牲栅极结构之间定义间隙壁开口； 使用绝缘材料基本填充至少该间隙壁开口，以在该间隙壁开口中定义至少第二侧间隙壁； 执行至少一第二蚀刻制程以移除该牺牲栅极结构，从而定义位于该第二侧间隙壁之间的替代栅极开口； 通过该替代栅极开口执行至少一蚀刻制程，以通过将该替代栅极开口内暴露的该图案化硬掩膜用作蚀刻掩膜而在该半导体材料层中定义该鳍片结构；以及围绕该鳍片结构的至少部分在该替代栅极开口中形成替代栅极结构。
2.如权利要求1所述的方法，其中，该半导体材料是SOI(绝缘体上硅)衬底的主动层。
3.如权利要求1所述的方法，其中，该半导体材料是形成于硅/锗(SixGe1J层上的硅层O
4.如权利要求1所述的方法，其中，该替代栅极结构包括包含高k绝缘材料的栅极绝缘层以及包含至少一金属层的栅极电极。
5.如权利要求1所述的方法，其中，使用绝缘材料基本填充至少该间隙壁开口包括执行原子层沉积制程，以使用氮化硅或低k绝缘材料的绝缘材料基本填充至少该间隙壁开口，接着在该绝缘材料上执行等向性回蚀刻制程。
6.一种形成FinFET装置的方法，包括: 在半导体衬底上形成第一外延半导体材料层； 在该第一外延半导体材料层上形成第二外延半导体材料层，相对该衬底及该第二外延半导体材料层，该第一外延半导体材料层可选择性蚀刻； 在该第二外延半导体材料层上方形成图案化硬掩膜，该图案化硬掩膜具有与将要在该第二外延半导体材料层中形成的鳍片结构对应的图案； 在该图案化硬掩膜及该第二外延半导体材料层上方形成牺牲栅极结构； 在形成该牺牲栅极结构以后，邻近该牺牲栅极结构形成第一侧间隙壁； 邻近该第一侧间隙壁形成绝缘材料层； 执行至少一第一蚀刻制程以移除该第一侧间隙壁，从而在该绝缘材料层与该牺牲栅极结构之间定义间隙壁开口，以暴露该第二外延半导体材料层的上表面； 通过该间隙壁开口执行至少一第二蚀刻制程，以移除位于该间隙壁开口下方的区域中的该第一外延半导体材料层的至少部分，从而定义垂直位于该衬底与该第二外延半导体材料层之间的空间； 基本填充至少该间隙壁开口及该空间，以在该间隙壁开口中定义至少第二侧间隙壁； 执行至少一第三蚀刻制程以移除该牺牲栅极结构，从而定义位于该第二侧间隙壁之间的替代栅极开口； 通过该替代栅极开口执行至少一第四蚀刻制程，以通过将该替代栅极开口内暴露的该图案化硬掩膜用作蚀刻掩膜而在该第二外延半导体材料层中定义该鳍片结构；以及围绕该鳍片结构的至少部分在该替代栅极开口中形成替代栅极结构。
7.如权利要求6所述的方法，其中，该衬底为硅，该第一外延半导体材料层为硅/锗(SixGe1J，以及该第二外延半导体材料层为娃。
8.如权利要求6所述的方法，其中，该替代栅极结构包括包含高k绝缘材料的栅极绝缘层以及包含至少一金属层的栅极电极。
9.如权利要求6所述的方法，其中，基本填充至少该间隙壁开口以及该第二外延半导体材料层与该衬底之间的该空间包括执行原子层沉积制程，以使用由氮化硅或低k绝缘材料制成的绝缘材料基本填充至少该间隙壁开口以及该第二外延半导体材料层与该衬底之间的该空间，接着在该绝缘材料上执行等向性回蚀刻制程。
10.一种在SOI衬底上方形成FinFET装置的方法，该SOI衬底包括块体半导体衬底、位于该块体衬底上方的绝缘埋层以及位于该绝缘埋层上方由半导体材料组成的主动层，其中，该方法包括: 在该SOI衬底的该主动层上方形成图案化硬掩膜，该图案化硬掩膜具有与将要在该主动层中形成的鳍片结构对应的图案； 在该图案化硬掩膜及该主动层上方形成牺牲栅极结构； 在形成该牺牲栅极结构以后，邻近该牺牲栅极结构形成第一侧间隙壁； 邻近该第一侧间隙壁形成绝缘材料层； 执行至少一第一蚀刻制程以移除该第一侧间隙壁，从而在该绝缘材料层与该牺牲栅极结构之间定义间隙壁开口，以暴露该主动层的上表面； 通过该间隙壁开口执行至少一第二蚀刻制程，以移除位于该间隙壁开口下方的区域中的该主动层的至少部分，同时使用该绝缘埋层作为蚀刻停止层； 基本填充至少该间隙壁开口，以在该间隙壁开口中定义至少第二侧间隙壁； 执行至少一第三蚀刻制程以移除该牺牲栅极结构，从而定义位于该第二侧间隙壁之间的替代栅极开口； 通过该替代栅极开口执行至少一第四蚀刻制程，以通过将该栅极开口内暴露的该图案化硬掩膜用作蚀刻掩膜而在该主动层中定义该鳍片结构，通过将该绝缘埋层用作蚀刻停止层来执行该至少一第四蚀刻制程；以及 围绕该鳍片结构的至少部分在该替代栅极开口中形成替代栅极结构。
11.如权利要求10所述的方法，其中，该主动层包括硅，该绝缘埋层包括二氧化硅，以及该块体衬底包括娃。
12.如权利要求10所述的方法，其中，基本填充至少该间隙壁开口以在该间隙壁开口中定义至少第二侧间隙壁包括使用由氮化硅或低k绝缘材料制成的绝缘材料执行原子层沉积制程。
13.一种FinFET装置，包括沟道区以及多个源/漏区，该装置包括: 鳍片结构，包括半导体材料； 基本呈U形的绝缘材料结构，包括一个或多个绝缘材料层，该基本呈U形的绝缘材料结构定义凹槽于该基本呈U形的绝缘材料结构的相互隔开的垂直取向的腿之间； 替代栅极结构，位于该基本呈U形的绝缘材料结构的该凹槽中并围绕该鳍片结构的部分；以及 栅极覆盖层，位于该替代栅极结构上方以及该基本呈U形的绝缘材料结构的该凹槽中。
14.如权利要求13所述的装置，其中，该基本呈U形的绝缘材料结构是包括单一材料的一体成型的结构。
15.如权利要求13所述的装置，其中，该基本呈U形的绝缘材料结构的底部是SOI衬底的绝缘埋层的部分，以及该基本呈U形的绝缘材料结构的直立腿包括位于该绝缘埋层的该部分上方的绝缘材料。
16.如权利要求13所述的装置，其中，该替代栅极结构包括包含高k绝缘材料的栅极绝缘层以及包含至少一金属层的栅极电极。
17.如权利要求13所述的装置，其中，在沿电流传输方向穿过该鳍片结构所作的该装置的剖视图中，该装置还包括位于该鳍片结构的上表面与该基本呈U形的绝缘材料结构所包含的绝缘材料的相互隔开部分之间的独立材料层的相互隔开部分。
18.如权利要求17所述的装置，其中，该独立材料层的该相互隔开部分是定义该鳍片结构的硬掩膜层的相互隔开部分。
【专利摘要】本发明涉及形成FinFET装置上的替代栅极结构及鳍片的方法以及装置，揭露的一种方法包括：除其它以外，移除牺牲栅极结构以定义替代栅极开口；通过该替代栅极开口执行蚀刻制程，以通过将该替代栅极开口内暴露的图案化硬掩膜用作蚀刻掩膜而在半导体材料层中定义鳍片结构；以及围绕该鳍片结构的至少部分在该替代栅极开口中形成替代栅极结构。
【IPC分类】H01L21-336, H01L21-28
【公开号】CN104637819
【申请号】CN201410645145
【发明人】谢瑞龙, A·P·雅各布
【申请人】格罗方德半导体公司
【公开日】2015年5月20日
【申请日】2014年11月12日
【公告号】DE102014222562A1, US9059042, US20150129962, US20150249152