6是本发明另一实施例的半导体器件在形成过程中的剖面结构示意图；
[0069]图17?图20是本发明又一实施例的半导体器件在形成过程中的剖面结构示意图；
[0070]图21?图22是本发明实施例的包括双极晶体管的半导体器件在形成过程中的剖面结构示意图。
【具体实施方式】
[0071]针对现有技术存在的问题，本发明技术方案提出一种新的半导体器件的形成方法。使用该半导体器件的形成方法，在具有第一类型掺杂的基底中形成环形沟槽；之后，在环形沟槽中填充满环形填充层，至少覆盖所述环形沟槽侧壁的环形填充层部分为绝缘层；接着，在所述环形填充层下的基底中形成具有第二类型掺杂的掩埋层，所述第一类型掺杂和第二类型掺杂相反；最后，在环形填充层之间的基底中形成晶体管。其中，环形沟槽侧壁的绝缘层实现晶体管和基底中的其他器件在平行于基底上表面方向上隔离，而掩埋层实现晶体管和基底在垂直于基底上表面方向上隔尚。
[0072]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0073]本发明实施例提供一种半导体器件的形成方法。
[0074]参照图2，提供具有第一类型掺杂的基底100，第一类型掺杂可为P型掺杂或N型掺杂，通常选择P型掺杂。
[0075]在具体实施例中，基底100可以是娃基底、错基底或者绝缘体上娃基底等；或者基底100的材料还可以包括其它材料，例如砷化镓等II1- V族化合物。本领域的技术人员可以根据需要选择基底，因此基底的类型不应限制本发明的保护范围。
[0076]参照图3、图4，图4为俯视图，图3为对应图4的AA方向的剖面结构示意图，在基底100中形成环形沟槽101，环形沟槽101的深度小于基底100的厚度。在本实施例中，环形沟槽101之间的基底将用于形成晶体管。
[0077]在具体实施例中，在基底100中形成环形沟槽101的方法包括:
[0078]在基底100上形成图形化的掩模层102，图形化的掩模层102定义环形沟槽的位置，图形化的掩模层102的材料为光刻胶或硬掩模材料，在本实施例中，图形化的掩模层102的材料为硬掩模材料，如氮化硅；
[0079]以图形化的掩模层102为掩模，刻蚀部分厚度的基底形成环形沟槽101。
[0080]参照图5，在环形沟槽101底部形成具有第二类型掺杂的硅玻璃103。其中，第二类型掺杂和第一类型掺杂相反。
[0081]在具体实施例中，当第二类型掺杂为P型掺杂，所述硅玻璃103可以是掺杂磷的硅玻璃(Phospho Silicate Glass，PSG);或者，当第二类型掺杂为N型掺杂，硅玻璃103可以是掺杂硼的娃玻璃(Boro Silicate Glass, BSG)。
[0082]具体地，首先化学气相沉积具有第二类型掺杂的硅玻璃材料，所述硅玻璃材料填充满环形沟槽、覆盖图形化的掩模层102 ;之后，以图形化的掩模层102为掩模，回刻蚀所述硅玻璃材料，至环形沟槽中剩余部分厚度的硅玻璃材料，该剩余的硅玻璃材料作为具有第二类型掺杂的硅玻璃103。
[0083]参照图6，在环形沟槽101侧壁形成绝缘层104，在该过程中，还在环形沟槽101底部形成绝缘层104，绝缘层104覆盖环形沟槽侧壁、覆盖环形沟槽101底部的具有第二类型掺杂的硅玻璃103。绝缘层104起到绝缘隔离作用。
[0084]在具体实施例中，在环形沟槽101侧壁和底部形成绝缘层104的方法包括:
[0085]在基底100上形成绝缘材料层，绝缘材料层的材料为氧化硅，具体可使用化学气相沉积，绝缘材料层覆盖环形沟槽侧壁和底部的具有第二类型掺杂的硅玻璃103，还覆盖图形化的掩模层102 ；
[0086]去除基底100上的绝缘材料层，即为去除图形化的掩模层102上的绝缘材料层，环形沟槽101中剩余的绝缘材料层作为绝缘层104。在具体实施例中，去除图形化的掩模层102上的绝缘材料层的方法为化学机械研磨，至图形化的掩模层102露出。
[0087]参照图7，在环形沟槽101 (参照图6)中形成环形多晶硅层105，环形多晶硅层105填充满环形沟槽、覆盖绝缘层104。绝缘层104和环形多晶硅层105构成填充满环形沟槽的环形填充层。
[0088]在具体实施例中，在环形沟槽中形成环形多晶硅层105的方法包括:
[0089]使用化学气相沉积，在基底100上形成多晶硅材料层，多晶硅材料层填充满环形沟槽，还覆盖图形化的掩模层102 ；
[0090]去除基底上的多晶硅材料层，即为去除图形化的掩模层102上的多晶硅材料层，具体可使用回刻蚀或化学机械研磨工艺，露出图形化的掩模层102，环形沟槽中剩余的多晶娃材料层作为环形多晶娃层105。
[0091]参照图8,在形成环形多晶娃层105后,使用推讲(drive in)工艺,使娃玻璃103(参照图7)中掺杂的第二类型杂质在基底中扩散，在环形多晶硅层105下的基底中形成掩埋层106，掩埋层106在环形多晶硅层105之间的基底下形成接触。
[0092]在具体实施例中，所述推阱工艺又称离子驱入法，是在高温条件下，第二类型杂质会在基底中扩散。此为本领域技术人员所熟知的技术，在此不再赘述。
[0093]定义环形多晶硅层105之间的基底部分为第一阱区131。第一阱区131可以是第一类型掺杂或第二列型掺杂，第一阱区131位于掩埋层106上，后续在第一阱区131形成晶体管。
[0094]在本实施例中，在第一阱区131形成晶体管为LDMOS场效应晶体管。
[0095]在具体实施例中，在第一阱区131形成LDMOS场效应晶体管的方法包括:
[0096]参照图9，去除图形化的掩模层102 (参照图8)，去除图形化的掩模层102的方法可根据图形化的掩埋层102的材料进行选择，在此不再详述。
[0097]参照图10，在所述第一阱区131中形成具有第二类型掺杂的漂移区107，漂移区107为第一阱区131所包围，漂移区107的深度小于第一阱区131的深度，具体可使用离子注入法。
[0098]参照图11，在第一阱区131中形成具有第一类型掺杂的体区133，体区133与漂移区107相互隔开，具体可使用离子注入法，在具体实施例中，还可以先在第一阱区131中形成体区133，之后在第一阱区131中形成漂移区107。
[0099]参照图12，在漂移区107中形成第一隔离结构121，第一隔离结构121靠近体区133，第一隔离结构121为浅沟槽隔离结构，用于增大后续漏极与栅极之间的距离，使得漏极具有较闻击穿电压；
[0100]在形成第一隔离结构121过程中，还在第一阱区131中形成第二隔离结构122和第三隔离结构123，第二隔离结构122和第三隔离结构123之间为晶体管所在区域。第二隔离结构122靠近漂移区107并可部分伸入至漂移区107中，第三隔离结构123靠近体区133并可部分伸入至体区133中。
[0101]参照图13，在第一隔离结构121和体区133之间的第一阱区上形成栅极110，在栅极110下形成有栅介质层(图中未示出)，第一隔离结构121部分伸入至栅极110下，体区133部分伸入至栅极110下；
[0102]参照图14，在第一隔离结构121和第二隔离结构122之间的漂移区中形成漏极120，和在体区133中相邻栅极110处形成源极130，源极130和漏极120具有第二类型掺杂。具体地，先在栅极110侧壁形成侧墙(图中未示出)，之后以该侧墙为掩模进行离子注入形成源极130和漏极120。
[0103]在形成源极130和漏极120之前或之后，在体区133中形成具有第一类型掺杂的第二接触区113，第二接触区113与栅极110之间为源极130，第二接触区113与源极130相接触，作为体区133的引出端。
[0104]使用本技术方案，形成LDMOS场效应晶体管，该LDMOS场效应晶体管与其他位置的晶体管等器件具有良好的隔离。
[0105]在具体实施例中，当第一类型掺杂为P型掺杂，第二类型掺杂为N型掺杂，形成的LDMOS场效应晶体管为N型LDMOS场效应晶体管；或者，当第一类型掺杂为N型掺杂，第二类型掺杂为P型掺杂，形成的LDMOS晶体管为P型LDMOS场效应晶体管。
[0106]除了本实施例的LDMOS场效应晶体管，在第一阱区还可形成高压金属氧化物半导体(High-Voltage Metal-Oxide-Semiconductor,HVMOS)场效应晶体管、或传统的 MOS 场效应晶体管，与传统的CMOS集成工艺具有较好的兼容性。HVMOS场效应晶