半导体器件及其制备方法
【技术领域】
[0001]本发明涉及半导体制备技术领域，特别是涉及一种半导体器件及其制备方法。
【背景技术】
[0002]在常规的用于启动电路的半导体器件中，工艺生产过程中基本是运用固有的工艺条件来寄生出一定阈值电压的半导体器件，其阈值电压为不可调。
【发明内容】
[0003]基于此，有必要针对上述问题，提供一种可变阈值的半导体器件。
[0004]还提供一种可变阈值的半导体器件的制备方法。
[0005]在其中一个实施例中，包括衬底，衬底上的埋层，埋层上的扩散层及扩散层上的栅极；所述扩散层包括第一扩散区和第二扩散区，所述第二扩散区的杂质类型与所述第一扩散区的杂质类型相反；在所述第二扩散区内还形成有多个第三扩散区，所述第三扩散区的杂质类型与所述第二扩散区的杂质类型相反。
[0006]在其中一个实施例中，所述第三扩散区为规则间隔排列。
[0007]在其中一个实施例中，所述第三扩散区的边长小于或等于所述第三扩散区相互之间的间隔宽度。
[0008]在其中一个实施例中，所述第三扩散区的杂质类型与所述栅极的杂质类型相反。
[0009]在其中一个实施例中，所述埋层包括第一埋层区和第二埋层区，所述第一埋层区和所述第二埋层区的杂质类型相反，所述第一埋层区的杂质类型与所述第一扩散区的杂质类型相同。
[0010]在其中一个实施例中，所述半导体器件包括常开型器件区域和常关型器件区域，所述常开型器件区域和常关型器件区域各设有一第一埋层区，并共享一个第二埋层区；所述常开型器件区域和常关型器件区域各设有一第一扩散区，并共享一个第二扩散区；所述半导体器件还包括形成于所述第二扩散区内、所述常开型器件区域和常关型器件区域交界处的共享漏极引出区，所述共享漏极引出区作为常开型器件和常关型器件共同的漏极引出区，所述共享漏极引出区的杂质类型与所述第二扩散区的杂质类型相同。
[0011]在其中一个实施例中，所述常开型器件区域的第一扩散区内设有衬底引出区，所述常开型器件区域的第二扩散区内设有源极引出区，所述源极引出区与所述衬底引出区的杂质类型相反，所述源极引出区和所述衬底引出区的间隔大于零。
[0012]在其中一个实施例中，所述常关型器件区域的第一扩散区内还设有源极引出区和衬底引出区，所述源极引出区和所述衬底引出区的间隔为大于或等于零。
[0013]在其中一个实施例中，所述半导体器件为横向扩散金属氧化物半导体器件。
[0014]一种半导体器件的制备方法，包括步骤:提供衬底，在所述衬底上形成埋层；在所述埋层上形成包含第一扩散区和第二扩散区的扩散层，所述第一扩散区的杂质类型与所述第二扩散区的杂质类型相反；在所述第二扩散区内形成多个第三扩散区，所述第三扩散区的杂质类型与所述第二扩散区的杂质类型相反；形成半导体器件的栅极、漏极引出区以及源极引出区。
[0015]上述半导体器件的制备方法，通过在第二扩散区内形成杂质类型相反的多个第三扩散区，可以通过调整第三扩散区的大小从而实现对第二扩散区浓度的调节及控制，实现对半导体器件的阈值电压的控制，获得可变阈值的半导体器件。
【附图说明】
[0016]图1为一实施例中半导体器件的局部剖视图；
[0017]图2为另一实施例中半导体器件的局部剖视图；
[0018]图3为一实施例中半导体器件的制备方法的流程图；
[0019]图4为一实施例中半导体器件的制备方法中形成多个第三扩散区的示意图。
【具体实施方式】
[0020]为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0021]图1为一实施例中半导体器件100的结构剖视图。在本实施例中，半导体器件100为横向扩散金属氧化物半导体器件。半导体器件100包括衬底110。衬底110为本领域技术人员习知的半导体材料。衬底110上设有埋层120。埋层120包括第一埋层区122和第二埋层区124。第一埋层区122和第二埋层区124是通过离子注入进行掺杂，掺杂杂质类型相反。在本实施例中，通过两次注入来形成埋层120，可以避免使用过多的推结来形成埋层120。通过第一埋层区122和第二埋层区124共同形成器件的耐高压区域，可以提高器件的耐压性能。在埋层120上形成有扩散层130。在本实施例中，扩散层130包括第一扩散区132以及第二扩散区134。其中，第一扩散区132的杂质类型与第一埋层区122的杂质类型相同；第一扩散区132的杂质类型与第二扩散区134的杂质类型相反。
[0022]在本实施例中，第二扩散区134内还形成有多个第三扩散区136。第三扩散区136的杂质类型与第二扩散区134的杂质类型相反。通过形成的多个第三扩散区136，并对第三扩散区136的大小以及注入离子的浓度和剂量进行调整从而实现第二扩散区134的杂质浓度的调节和控制，使得半导体器件100的阈值电压可调。具体地，第三扩散区136通过离子注入形成。第三扩散区136为规则间隔排列，其边长应小于或等于第三扩散区136之间的间隔宽度。第三扩散区136的边长不易过大，否则易在第二扩散区134内形成相反杂质类型的岛。
[0023]在半导体器件100的第二扩散区上形成有栅极144。第三扩散区的杂质类型与所述栅极的杂质类型相反。栅极144与硅基之间的氧化层厚度可以根据实际需要进行设定。在第二扩散区134上还形成漏极引出区142和源极引出区146。漏极引出区142的杂质类型与第二扩散区134的杂质类型相同。在第一扩散区132上形成有衬底引出区148。衬底引出区148和源极引出区146的杂质类型相反。
[0024]在其他实施例中，半导体器件可以为包括常开型器件区域和常关型器件区域的半导体器件，如图2所示。所述半导体器件200包括常开型器件区域10和常关型器件区域20。常开型器件区域10和常关型器件区域20各设有一第一埋层区122，并共享一个第二埋层区124。常开型器件区域10和常关型器件区域20各设有一第一扩散区132，并共享一个第二扩散区134。半导体器件200还包括形成于所述第二扩散区134内、常开型器件区域10和常关型器件区域20交界处的共享漏极引出区142。共享漏极引出区142作为常开型器件10和常关型器件20共同的漏极引出区，这样在进行布局设计时，可以很大程度上减小器件的面积，从而提高器件的可设计性以及器件的通用性，并且，本半导体器件可同时获得常开型器件和常关型器件，在很大程度上可以简化制备流程，节约成本。在本实施例中，共享漏极引出区142的杂质类型与第二扩散区134的杂质类型相同。
[0025]在本实施例中，常开型器件区域10所在的第二扩散区134上形成有第三扩散区136、栅极144以及源极引出区146 ;第一扩散区132上形成有衬底引出区148。常开型器件区域10的源极引出区146和衬底引出区148的间隔为大于零。当源极引出区146和衬底引出区148的间隔为零时，二者之间的击穿电压很低，器件将无法使用。常关型器件区域20的第一扩散区232上形成有衬底引出区246以及源极弓丨出区248，衬底引出区246和源极弓I出区248的杂质浓度较高，相互之间的间隔为大于或等于零。在常关型器件20所在的第二扩散区134内形成有第三扩散区236，以实现对第二扩散区134的浓度调节，提高器件的性倉泛。
[0026]如图3所示，还提供一种半导体器件的制备方法，包括以下步骤。
[0027]S310，提供衬底，在衬底上注入形成埋层。
[0