层叠陶瓷电子部件及其制造方法
【技术领域】
[0001] 本发明涉及一种例如层叠陶瓷电容器等层叠陶瓷电子部件及其制造方法，详细而 言，涉及一种在包括内部电极的层叠陶瓷元件的表面具有以与上述内部电极导通的方式配 设的外部电极的层叠陶瓷电子部件及该层叠陶瓷电子部件的制造方法。
【背景技术】
[0002] 例如，作为层叠陶瓷电子部件的有代表性之一的层叠陶瓷电容器具有如下构造， 即包括：层叠陶瓷元件，其隔着陶瓷层而层叠有多个内部电极；及外部电极，其以与内部电 极导通的方式配设于层叠陶瓷元件的表面。
[0003] 而且，作为此种层叠陶瓷电子部件的外部电极，例如提出有如下外部电极：具有由 与包含陶瓷烧结体的裸晶的表面相接的第1层、及层叠形成于该第1层的第2层构成的2层 构造，且使用使金属树脂酸盐分散于有机黏合剂及有机溶剂而成的导电膏形成第1层，使 用使金属粉末分散于热固性树脂及有机溶剂而成的导电膏形成第2层（参照专利文献1)。
[0004] 另外，作为其他的外部电极，提出有如下外部电极：与包含陶瓷烧结体的裸晶的表 面相接，且使用使金属树脂酸盐（resinate)分散于有机黏合剂及有机溶剂而成的导电膏 来形成（参照专利文献2)。
[0005] 而且，这些外部电极在形成镀敷层时耐镀敷液性良好，因而认为包括这些外部电 极的电子部件可实现优异的电气特性、可靠性、机械特性。
[0006] 然而，使用了金属树脂酸盐的导电膏一般价格较高，因而有招致制品的成本的增 加等问题。
[0007] 另一方面，与这些包含金属树脂酸盐的导电膏不同，使用例如包含作为导电成分 的金属粉末、玻璃料、及有机媒剂的导电膏形成的外部电极，亦被广泛提供给层叠陶瓷电容 器等层叠陶瓷电子部件。
[0008] 然而，例如，如图3所示，表面安装型的层叠陶瓷电容器130-般而言具有如下构 造：在隔着陶瓷层132而层叠有多个内部电极131a、131b的烧结过的层叠陶瓷元件133 (陶 瓷电容器元件）的两端面134a、134b，以与内部电极131a、131b导通的方式配设有外部电极 135a、135b〇
[0009] 而且，外部电极135a、135b，以聪层叠陶瓷元件133的两端面134a、134b折入层叠 陶瓷元件133的侧面136的方式形成。再者，长方体形状的陶瓷坯体133包括4个侧面，外 部电极135a、135b从两端面134a、134b分别折入4个侧面。
[0010] 另外，多数情况下，在外部电极135a、135b，为了防止焊接时的侵蚀（solder erosion)(外部电极向焊料的熔解）而形成镀Ni膜，或者，进而为了确保焊接性而于镀Ni 膜上形成镀Sn膜。
[0011] 然而，在外部电极135a、135b上形成镀敷膜的步骤（镀敷步骤）中，镀敷液从外部 电极135a、135b的折入部分的前端部（折入前端部）144a、144b浸入至层叠陶瓷元件133 与外部电极135a、135b之间，而陶瓷成分溶出。其结果，存在如下问题：外部电极135a、135b 的折入前端部144a、144b附近的层叠陶瓷元件133的强度降低，而于回焊时产生龟裂、或挠 曲强度变得不充分而可靠性降低。
[0012][先前技术文献]
[0013] [专利文献]
[0014] [专利文献1]日本专利特开平9-190950号公报
[0015] [专利文献2]日本专利特开平9-266129号公报
【发明内容】
[0016] 本发明正是解决上述课题，其目的在于提供一种不会引起外部电极的周缘端部附 近的层叠陶瓷元件的强度降低或因其所致的可靠性降低、且可靠性较高的层叠陶瓷电子部 件及其制造方法。
[0017] [解决问题的技术手段]
[0018] 为了解决上述课题，本发明的层叠陶瓷电子部件，在具有层叠了内部电极及陶瓷 层的构造的层叠陶瓷元件，以与上述内部电极电性导通的方式配设外部电极而成，其特征 在于：上述外部电极包含至少含有Si的无机物质，在上述外部电极的周缘端部的、与构成 上述层叠陶瓷元件的上述陶瓷层的界面，形成有至少包含Si、Ti、及Ba的晶相，且表示从上 述外部电极的周缘端部起5 ym以内的区域中的、在与上述陶瓷层的界面所形成的上述晶 相的面积和玻璃相的面积的关系的下述晶相面积比率的值处于75~98%的范围，晶相面 积比率（％ ) = {晶相面积八晶相面积+玻璃相面积）} X 100。
[0019] 另外，本发明的层叠陶瓷电子部件的制造方法，该层叠陶瓷电子部件是在具有层 叠了内部电极及陶瓷层的构造的层叠陶瓷元件，以与上述内部电极电性导通的方式配设外 部电极而成，其特征在于，包括如下步骤：
[0020] 对上述层叠陶瓷元件赋予至少含有Si的外部电极形成用导电膏，并设为在上述 层叠陶瓷元件与上述导电膏的界面存在Si、Ti、及Ba的状态；
[0021] 通过烧绘上述导电膏而形成上述外部电极；以及
[0022] 在氧电动势650~850mV的环境中，在最高温度850~1000°C的条件下实施热处 理，由此在上述外部电极的周缘端部的、与构成上述层叠陶瓷元件的上述陶瓷层的界面，生 成至少包含Si、Ti、及Ba的晶相，并且以表示从上述外部电极的周缘端部起5 ym以内的区 域中的、上述晶相的面积与玻璃相的面积的关系的下述晶相面积比率成为75~98%的范 围的方式生成上述晶相，
[0023] 晶相面积比率（％ ) = {晶相面积八晶相面积+玻璃相面积）} X 100。
[0024] [发明的效果]
[0025] 本发明的层叠陶瓷电子部件，如上所述外部电极包含至少含有Si的无机物质，在 外部电极的周缘端部的与构成层叠陶瓷元件的陶瓷层的界面，形成至少包含Si、Ti、及Ba 的晶相，并且表示从外部电极的周缘端部起5 ym以内的区域中的、在与陶瓷层的界面形成 的晶相的面积和玻璃相的面积的关系的晶相面积比率的值为75~98%的范围，因此在外 部电极的表面形成镀敷膜的情形时，镀敷液不易浸入至外部电极的周缘端部与构成层叠陶 瓷元件的陶瓷层的界面，且即便镀敷液浸入至外部电极的周缘端部与陶瓷层的界面，因包 含Si、Ti、及Ba的晶相耐镀敷液性优异，故可抑制、防止镀敷液浸入至更里侧。
[0026] 其结果，可获得如下层叠陶瓷电子部件：可抑制外部电极的周缘端部附近的来自 陶瓷层的陶瓷构成成分的溶出，引起层叠陶瓷元件的强度降低或因其所致的可靠性降低等 的可能性低，且可靠性较高。
[0027] 另外，本发明的层叠陶瓷电子部件的制造方法，如上所述，在烧绘导电膏而形成外 部电极之后，在上述给定条件下实施热处理，由此在外部电极的周缘端部的、与构成层叠陶 瓷元件的陶瓷层的界面，生成至少包含Si、Ti、及Ba的晶相，并且以表示从外部电极的周缘 端部起5 y m以内的区域中的晶相的面积与玻璃相的面积的关系的晶相面积比率成为75~ 98%的范围的方式生成晶相，因此在外部电极的表面形成镀敷膜的情形时，镀敷液亦不易 浸入至外部电极的周缘端部与陶瓷层的界面，因而可确实地制造不会引起外部电极的折入 前端部附近的陶瓷构成成分的溶出、或因其所致的层叠陶瓷元件的强度降低等且可靠性较 高的层叠陶瓷电子部件。
【附图说明】
[0028] 图1是示意性表示本发明的一实施方式的层叠陶瓷电子部件的构成的立体图。
[0029] 图2是示意性表示本发明的一实施方式的层叠陶瓷电子部件的构成的剖面图。 [0030] 图3是表示普通层叠陶瓷电子部件（层叠陶瓷电容器）的构成的剖面图。
[0031] 图中：
[0032] 30层叠陶瓷电容器
[0033] 31a,31b 内部电极
[0034] 32陶瓷层
[0035] 33烧结过的层叠陶瓷元件
[0036] 34a、34b陶瓷电容器元件的两端面
[0037] 35a、35b 外部电极
[0038] 36层叠陶瓷元件的侧面
[0039] 36a、36b 镀 Ni 膜
[0040] 37a、37b 镀 Sn 膜
[0041] 44a、44b外部电极的折入部分的前端部（周缘端部）
[0042] C 晶相
[0043] G 玻璃相
[0044] R 从外部电极的周缘端部起5 y m以内的区域
[0045] L 层叠陶瓷电容器的长度
[0046] T 层叠陶瓷电容器的厚度
[0047] W 层叠陶瓷电容器的宽度
【具体实施方式】
[0048] 以下，表示本发明的实施方式，对于本发明的特征进一步详细地进行说明。
[0049] [层叠陶瓷电容器]
[0050] 图1表示本发明的一实施形态的层叠陶瓷电子部件（此处为层叠陶瓷电容器）的 立体图，图2为图1的A-A线剖面图。
[0051] 如图1、2所示，层叠陶瓷电容器30包括隔着陶瓷层32而层叠有多个内部电极 31a、31b的烧结过的层叠陶瓷元件33 (陶瓷电容器元件）。
[0052] 另外，在层叠陶瓷元件33的两端面34a、34b，交替地引出了内部电极31a、31b的一 端侧。
[0053] 而且，以与各内部电极31a、31b导通的方式，在层叠陶瓷元件33的两端面34a、34b 配设有一对外部电极35a、35b。
[0054] 外部电极35a、35b，以从层叠陶瓷元件33的两端面34a、34b折入层叠陶瓷元件33 的侧面36的方式形成。再者，长方体形状的陶瓷坯体33包括4个侧面36,外部电极35a、 35b，从两端面34a、34b的各自折入4个侧面36。
[0055] 另外，于该层叠陶瓷电容器30中，构成为：在外部电极35a、35b的折入部分的前端 部（周缘端部）44a、44b与