槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法
【专利说明】
【技术领域】
[0001]本发明涉及半导体制造领域，特别是涉及一种提高槽栅型化合物半导体功率VDMOS器件击穿电压的方法。
【【背景技术】】
[0002]功率VDMOS器件是进行功率处理的多数载流子半导体器件，通常可分为平面栅型VDMOS以及槽栅型VDMOS器件。其中槽栅型VDMOS器件因为具有较低的导通电阻，在工业界具有较广泛的应用。第一代功率器件的核心材料为硅，其外延工艺、高浓度定向掺杂技术，高温扩散技术及表面平整化工艺等均已十分成熟，以硅为核心材料的槽栅型功率VDMOS器件应用于我们生活中的各个方面。典型的槽栅型功率VDMOS器件如图1所示(以NMOS为例，下同)，其中；反型层沟道11仅在器件开启时形成，源区电子经由此处汇集到漏区。
[0003]随着新材料技术的发展，基于氮化镓(GaN)、碳化娃(SiC)等的化合物半导体材料，因与硅(Si)材料器件相比具有能带宽、热导率大、电子饱和漂移速率高、抗辐射能力强等优异的物理化学以及电学特性，在超高频、大功率、高电迀移率等方面表现出优越的性能，相比目如成熟的半导体娃器件，在尚压、尚温、尚速、尚集成度等各种背刻环境条件下获得广泛应用。
[0004]相比于成熟的硅加工设备与工艺技术，化合物半导体因其材料本身的物理及化学特性性质，在诸多方面仍有较大局限性；在使用传统的沟槽型技术制备化合物半导体功率器件时，因漏区(Drain)与栅区(Gate)之间绝缘层击穿电压较低，无法体现其固有的材料的高耐压性能。以最常用的S12作为栅区介质层为例，其雪崩击穿电场强度约为10MV/Cm，对常用的功率半导体VDMOS器件，为保证开启电压在2?4V之间，典型的S12介质层厚度为600?1000A左右，对应击穿电压约为60?100V，远远小于化合物半导体功率VDMOS器件所需的1200?6500V耐压需求，如图2所示；栅极绝缘层介质承受最大电场强度，电场强度极高。
[0005]中国专利公开第CN 1056018A号公开了一种可有效缓解高耐压与低导通电阻矛盾的方法，通过一种用两种导电类型材料间接排列的复合缓冲层结构，替代通常的一种导电类型的漂移区；当复合缓冲层内两种电荷总量仿佛时，绝大部分电场互相抵消，使得该器件可以承受较高的源漏电压，这种技术被称为超结技术(Super Junct1n)。超结技术需要用不同掺杂的区域贯穿源漏区，加工工艺极其困难，不适合于化合物半导体槽栅器件的大规模低成本制作。同时超结技术未从根本上解决槽栅型化合物半导体功率VDMOS绝缘层抗压能力较低的问题。如图3至图5所示，分别为(以平面VDMOS为例，槽栅型仅在Gate区结构不同，超结工艺结构类似)。
[0006]中国专利公开第CN 10164791A号公开了另一种超结功率半导体器件。该器件通过局部加厚槽栅内多晶硅与导电区域绝缘层厚度，并设计特殊形状(尽量少的尖角以平缓电场分布)的漂移区连接槽栅底部与漏极，对超结技术进行了局部的优化；但该专利所应用的器件主要为中压应用(50?100V)，在保持器件集成度前提下(槽栅宽度不变)，对绝缘层击穿问题无根本性改善，如图6所示。
【
【发明内容】
】
[0007]本发明的目的提供一种槽栅型化合物半导体功率VDMOS器件及提高其击穿电压的方法，在对化合物半导体功率器件的开启性能不产生较大的影响下，大幅度提高沟槽型化合物半导体器件的反向耐压性能；该方法与目前化合物半导体功率器件加工工艺具有非常高的兼容性，易于加工与实现。
[0008]为了实现上述目的，本发明采用如下技术方案:
[0009]槽栅型化合物半导体功率VDMOS器件及提高其击穿电压的方法，在槽栅型化合物半导体功率VDMOS器件的沟槽正下方的漂移区中引入若干不连续的分布式掺杂区域，所述不连续的分布式掺杂区域与该槽栅型化合物半导体功率VDMOS器件的Body区域具有同样类型的掺杂并通过金属层连接以保持同样的电势。
[0010]所述不连续的分布式掺杂区域的个数大于或等于3。
[0011]不连续的分布式掺杂区域的掺杂类型与漂移区掺杂类型相反。
[0012]不连续的分布式掺杂区域的掺杂区域浓度为漂移区域掺杂浓度的0.01-100倍。
[0013]该槽栅型化合物半导体功率VDMOS器件在开启状态时，载流子(对NMOS为电子，对PMOS器件为空穴，下同)经由分布式区域的间隙汇集到漏区；该槽栅型化合物半导体功率VDMOS器件处于反向偏压时，通过分布式掺杂区域与漂移区之间形成的耗尽层包围沟槽下部，使得沟槽型化合物半导体器件的击穿不发生在栅区域下方。
[0014]所述分布式掺杂区域通过多层外延技术制备。
[0015]一种槽栅型化合物半导体功率VDMOS器件，该栅型化合物半导体功率VDMOS器件的沟槽正下方的漂移区中设有若干不连续的分布式掺杂区域，所述不连续的分布式掺杂区域与该槽栅型化合物半导体功率VDMOS器件的Body区域具有同样类型的掺杂并通过金属层区域互联。
[0016]所述不连续的分布式掺杂区域的个数大于或等于3。
[0017]不连续的分布式掺杂区域的掺杂类型与漂移区掺杂类型相反。
[0018]不连续的分布式掺杂区域的掺杂区域浓度为漂移区域掺杂浓度的0.01-100倍。
[0019]相对于现有技术，本发明具有以下有益效果:本发明通过在沟槽型化合物半导体功率VDMOS器件的沟槽下方引入与Body区域具有相同电势的分布式同型掺杂区域，当在功率器件的源区施加一定的反向电压后，在沟槽下方形成连续的耗尽区，避免了沟槽型化合物半导体功率VDMOS器件最薄弱的绝缘介质层击穿问题，制作工艺简单，并可有效提高其耐压能力。
【【附图说明】】
[0020]图1为典型的槽栅型功率VDMOS器件示意图；
[0021 ] 图2为槽栅型化合物半导体功率VDMOS器件示意图；
[0022]图3为纵向Super Junct1n结构的槽栅型化合物半导体功率VDMOS器件示意图；
[0023]图4为Sem1-Super Junct1n结构的槽栅型化合物半导体功率VDMOS器件示意图；
[0024]图5为横向Super Junct1n结构的槽栅型化合物半导体功率VDMOS器件示意图；
[0025]图6为一种对槽栅型功率VDMOS器件进行绝缘层介质厚度、绝缘层介质形貌及临近区域掺杂方式优化的工艺结构示意图；
[0026]图7为本发明位于沟槽正下方的分布式Body掺杂原理，其中器件正向导通；
[0027]图8为本发明位于沟槽正下方的分布式Body掺杂原理，