一种FinFET器件及其制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种FinFET器件的鳍片的制造方法以及具有该鳍片的FinFET器件。
【背景技术】
[0002]随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
[0003]随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
[0004]现有技术通常采用以下工艺步骤形成FinFET的鳍片:首先，在硅基体上形成掩埋氧化物层以制作绝缘体上硅(SOI)结构；接着，在绝缘体上硅结构上形成硅层，其构成材料可以是单晶硅或者多晶硅；然后，图形化硅层，并蚀刻所述经图形化的硅层，以形成鳍片。形成FinFET的鳍片之后，需要实施离子注入以调节FinFET的阈值电压，在离子注入之后实施的快速热退火过程中，注入离子的剂量受到损失。对于平面晶体管而言，该剂量损失的影响不显著，因为平面晶体管的体宽足够大；对于FinFET而言，由于FinFET的鳍片的宽度极小(顶部宽度为7-8nm，底部宽度为15_20nm)，因此，该剂量损失的影响极为明显。由此，本领域技术人员对于预设的注入离子的剂量对离子注入的影响的判断就会出现偏差。
[0005]为了解决这一问题，现有的解决方案有两个:第一个方案是实施增大注入离子剂量的离子注入以补偿所述快速热退火所造成的注入离子剂量的损失，其缺点是鳍片将会受到高剂量离子注入的损伤，该损伤通过所述快速热退火也无法予以修复；第二个方案是实施所述离子注入之后执行所述快速热退火之前，在鳍片的表面沉积一层保护层以阻止后续实施的所述快速热退火所引发的注入离子剂量的损失，其缺点是实施所述快速热退火之后的工艺步骤之前需要去除该保护层，在去除该保护层的过程中，鳍片结构不可避免地受到一定程度的损伤，如果该保护层去除的不彻底，将会影响后续工艺的实施。
[0006]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0007]针对现有技术的不足，本发明提供一种FinFET器件的制造方法，包括:提供半导体衬底，在所述半导体衬底上形成有多个鳍片，在所述鳍片之间形成有隔离结构；实施离子注入，以调节所述鳍片的阈值电压；在所述鳍片的未被所述隔离结构遮蔽的表面形成无定型硅层，以阻止后续实施的快速热退火所引发的所述离子注入的注入离子剂量的损失；实施所述快速热退火，使所述无定型硅层完全重晶态化。
[0008]进一步，所述鳍片的宽度全部相同，或者所述鳍片分为具有不同宽度的多个鳍片组。
[0009]进一步，形成所述鳍片的工艺步骤包括:在所述半导体衬底上形成硬掩膜层；图案化所述硬掩膜层，形成用于蚀刻所述半导体衬底以在其上形成所述鳍片的多个彼此隔离的掩膜；采用湿法蚀刻工艺去除所述掩膜。
[0010]进一步，所述图案化过程的工艺步骤包括:在所述硬掩膜层上形成具有所述掩膜的图案的光刻胶层；采用干法蚀刻工艺去除未被所述光刻胶层所遮蔽的硬掩膜层；采用灰化工艺去除所述光刻胶层。
[0011]进一步，形成所述隔离结构的工艺步骤包括:在所述半导体衬底上沉积形成绝缘层，以完全覆盖所述鳍片；执行化学机械研磨工艺研磨所述绝缘层，以露出所述鳍片的顶部；采用回蚀刻工艺去除部分所述绝缘层，以形成所述隔离结构。
[0012]进一步,所述无定型娃层的厚度不大于lnm。
[0013]本发明还提供一种FinFET器件，包括:半导体衬底；形成在所述半导体衬底上的多个鳍片；形成在所述鳍片之间的隔离结构；形成在所述鳍片的未被所述隔离结构遮蔽的表面上的在为调节所述鳍片的阈值电压而实施的离子注入之后实施的快速热退火期间重晶态化的硅层。
[0014]进一步,所述娃层的厚度不大于lnm。
[0015]进一步，所述鳍片的宽度全部相同，或者所述鳍片分为具有不同宽度的多个鳍片组。
[0016]根据本发明，通过在所述鳍片的未被所述隔离结构遮蔽的表面形成无定型硅层来阻止所述快速热退火所引发的注入离子剂量的损失，在实施所述快速热退火之后，所述无定型硅层无需去除，所述鳍片的表面结构不会受到损伤。
【附图说明】
[0017]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0018]附图中:
[0019]图1A-图1D为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0020]图2为根据本发明示例性实施例的方法依次实施的步骤的流程图。
【具体实施方式】
[0021]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0022]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的FinFET器件的鳍片的制造方法以及具有该鳍片的FinFET器件。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0023]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0024][示例性实施例]
[0025]参照图1A-图1D，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0026]首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。
[0027]在半导体衬底100上形成有多个鳍片101，鳍片101的宽度全部相同，或者鳍片101分为具有不同宽度的多个鳍片组。形成鳍片101的工艺步骤包括:在半导体衬底100上形成硬掩膜层，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层的材料可以为氮化物，优选氮化硅；图案化所述硬掩膜层，形成用于蚀刻半导体衬底100以在其上形成鳍片101的多个彼此隔离的掩膜，所述图案化过程的工艺步骤依次包括:在所述硬掩膜层上形成具有所述掩膜的图案的光刻胶层，采用干法蚀刻工艺去除未被所述光刻胶层所遮蔽的硬掩膜层，以及采用灰化工艺去除所述光刻胶层；采用湿法蚀刻工艺去除所述掩膜。
[0028]在鳍片101之间形成有隔离结构102。形成隔离结构102的工艺步骤包括:采用化学气相沉积工艺形成绝缘层，以完全覆盖鳍片101，所述绝缘层的材料优选S12 ;执行化学机械研磨工艺研磨所述绝缘层，以露出鳍片101的顶部；去除部分所述绝缘层，以形成隔离结构102，在本实施例中，采用回蚀刻工艺去除部分所述绝缘层，所述回蚀刻为干法蚀刻或湿法蚀刻。
[0029]接着，如图1B所示，实施离子注入，以调节鳍片101的阈值电压。所述离子注入的入射角度、注入剂量、注入能量等参数均为本领域技术人员所熟习，在此不再赘述。
[0030]接着，如图1C所示，在鳍片101的未被隔离结构102遮蔽的表面形成无定型硅层103，以阻止后续实施的快速热退火所引发的前述离子注入的注入离子剂量的损失。在本实施例中，采用选择性外延生长工艺形成无定型硅层103，因此，在隔离结构102的表面不会形成无定型硅层103。所述选择性外延生长工艺可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化