半导体器件以及其制造方法
【专利说明】半导体器件以及其制造方法
[0001]相关申请的交叉引用
[0002]本申请参考并且要求于2012年11月9日在韩国知识产权局提交的题为“SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF” 的韩国专利申请第10-2012-0126932号的优先权和权益，通过引用将其全部内容结合于此。
[0003]联邦政府资助的研宄或开发
[0004][不适用]
[0005]序列表
[0006][不适用]
[0007]缩微胶片/版权参考
[0008][不适用]
【背景技术】
[0009]用于形成具有插入件的电子封装件的本系统、方法和/或架构是不充分的。通过比较这些方法与如参考附图而在本申请的剩余部分中阐述的本发明，常规和传统方法的进一步的限制和缺点对本领域的技术人员来说将变得显而易见。
【附图说明】
[0010]包括附图以提供对本公开的进一步理解，并且附图结合到说明书中并构成该说明书的一部分。附图示出了本公开的示例性实施方式，并且连同描述一起用于说明本公开的原理。在附图中:
[0011]图1示出了根据实施方式的半导体器件的截面图；
[0012]图2示出了根据另一个实施方式的半导体器件的截面图；
[0013]图3A至图3F顺序地示出了根据另一个实施方式的制造半导体器件的截面图；
[0014]图4A至图4D示出了根据另一个实施方式的在制造半导体器件的方法中制造插入件的前部的方法的截面图；
[0015]图5A至图5E示出了根据另一个实施方式的在制造半导体器件的方法中制造插入件的后部的方法的截面图；
[0016]图6A至图6D示出了根据另一个实施方式的在制造半导体器件的方法中制造插入件的前部的方法的截面图；
[0017]图7A至图7E示出了根据另一个实施方式的在制造半导体器件的方法中制造插入件的后部的方法的截面图；
[0018]图8A至图8D示出了根据另一个实施方式的在制造半导体器件的方法中制造插入件的前部的方法的截面图；并且
[0019]图9A至图9E示出了根据另一个实施方式的在制造半导体器件的方法中制造插入件的后部的方法的截面图。
【具体实施方式】
[0020]现在将在下文中参考附图更全面地描述示例实施方式。然而，本发明的各方面可以不同形式体现，并且因此所提供的示例性实施方式不应当被解释为限制性的。
[0021]各种实施方式涉及半导体器件以及其制造方法。通常，在半导体管芯安装在插入件上之后，其中插入件堆叠在其他半导体管芯或基板上的一个半导体器件被称为2.5D封装件。通常，3D封装件代表其中一个半导体管芯堆叠在另一半导体管芯或基板上而没有插入件的半导体器件。
[0022]然而，上述2.封装件应当具有多个硅通孔，使得电信号在上部半导体管芯和下部半导体管芯或基板之间流动。因此，在根据现有技术的半导体器件中，应当在插入件中形成硅通孔以及电路图案。因此，制造成本可能是昂贵的，并且同样，半导体器件可能在厚度方面增加。
[0023]本发明的实例方面提供了包括具有相对薄的厚度而没有硅通孔的插入件的半导体器件以及制造其的方法。
[0024]本发明的另一个实例特征提供了一种半导体器件以及制造其的方法，在半导体器件中，例如，因为插入件形成在由娃或玻璃构成的虚设基板(dummy substrate，辅助基板)上，所以能够利用形成具有以亚微米为单位的精细节距的再分配层，并且能够使用各种材料制造并且在嵌入式无源结构中实现半导体器件。
[0025]根据至少一个实施方式，一种制造半导体器件的方法包括:在虚设基板上形成包括再分配层和介电层的插入件；将半导体管芯连接至面向插入件上部的再分配层；通过使用封装体体密封半导体管芯；从插入件移除虚设基板；以及将凸块连接至面向插入件下部的再分配层。
[0026]例如，虚设基板可包括硅或玻璃。例如，介电层可包括氧化硅层、氮化硅层或聚合物层。例如，焊料可形成在面向插入件上部的再分配层上，并且半导体管芯可连接到焊料。
[0027]在连接半导体管芯之后，例如，底层填料可填充在半导体管芯和插入件之间。在密封半导体管芯之后，例如，封装体可被接地以暴露半导体管芯的顶部表面。例如，虚设基板的移除可包括磨削并且蚀刻虚设基板以暴露面向插入件下部的再分配层。
[0028]例如，连接凸块可以包括:在面向插入件下部的再分配层上形成底层凸块金属(under bump metal);以及将凸块连接到底层凸块金属。例如，形成插入件可包括在面向插入件下部的再分配层上提前形成底层凸块金属。
[0029]在连接凸块之后，例如，凸块可安装在电路板上。例如，底层填料可填充在插入件和电路板之间。例如，盖可附接至电路板以覆盖半导体管芯。
[0030]例如，形成插入件可包括:在虚设基板上形成晶种层；在晶种层上形成并且图案化再分配层；在再分配层外部形成介电层；磨削并且移除虚设基板；以及移除晶种层。
[0031]例如，形成插入件可包括:在虚设基板上形成晶种层；在晶种层上形成底层凸块金属；在底层凸块金属上形成并且图案化再分配层；在再分配层外部形成介电层；磨削并且移除虚设基板；以及移除晶种层。例如，图案化底层凸块金属可包括移除在底层凸块金属外部形成的晶种层。
[0032]根据另一个实施方式，半导体器件包括:插入件，包括再分配层和介电层；半导体管芯，连接到面向插入件上部的再分配层；封装体，封装半导体管芯；以及凸块，连接到面向插入件下部的再分配层。
[0033]例如，介电层可包括氧化硅层、氮化硅层或聚合物层。例如，焊料可形成在面向插入件上部的再分配层上，并且半导体管芯可连接到焊料。例如，底层填料可填充在半导体管芯和插入件之间。例如，可通过封装体暴露半导体管芯的顶部表面。
[0034]例如，底层凸块金属可布置在凸块和面向插入件下部的再分配层之间。例如，底层凸块金属可布置在插入件内部。例如，凸块可安装在电路板上。例如，底层填料可填充在插入件和电路板之间。例如，盖可附接至电路板以覆盖半导体管芯。
[0035]现在将在下文中参考附图更全面地描述各种示例实施方式。
[0036]实施方式可体现为不同的形式，并且不应理解为限于在本文中提出的实施方式。相反，提供这些实施方式以使本公开详尽和完整，并且向本领域中的技术人员充分传达本公开内容的范围。
[0037]在附图中，为了示出的简洁起见，可夸大区域和层的尺寸。如在本文中使用的，术语和/或包括一个或多个所列出的相关项的任何和所有组合。
[0038]在以下描述中，技术性术语仅用于解释具体示例性实施方式而并非限制本公开。除非提到与之相反，否则单数形式的术语可包括复数形式。“包括(include) ”、“包含(comprise) ”、“包括(including) ”、“包含(comprising) ”的含义规定性能、区域、固定数量、步骤、处理、元件和/或部件，但并不排除其他性能、区域、固定数量、步骤、处理、元件和/或部件。
[0039]同样，虽然类似第一和第二的术语被用于描述在本发明的各种实施方式中的各种构件、部件、区域、层、和/或部分，但是构件、部件、区域、层和/或部分不限于这些术语。这些术语仅用于将一个构件、部件、区域、层或部分与另一个进行区分。因此，在实施方式中被称为第一构件、第一部件、第一区域、第一层或第一部分的构件、部件、区域、层或部分能够在另一个实施方式中被称为第二构件、第二部件、第二区域、第二层或第二部分。<