％ ^上）的合金。
[0111] 作为所述X层，若使其包含选自纯A1层、A1合金层、纯化层及化合金层中的1 个W上的金属层狂1层，W下有时将纯A1层和A1合金层统称为"A1系层"，将纯化层和化 合金层统称为"Cu系层"），则能够进一步降低源-漏电极的电阻，因而优选。
[0112] 作为所述XI层，若使其包含A1合金层，则能够防止该层的加热导致的凸起 化illock)，提高耐蚀性，提高与和源-漏电极连接的像素电极（IT0、IZ0)的电接合性。作 为该A1合金层，使用包含优选0. 1原子％ ^上、更优选0. 5原子％ ^上、且优选6原子％W 下的选自化、(：〇、〇1、66、化、]\1〇、册、21'、1'1、佩、胖及稀±元素中的1种^上的元素的41合 金层为宜。该种情况下，余量为A1及不可避免的杂质。上述稀±元素是指包含铜系元素 (从La到Lu的15种元素）W及Sc(轨）和Y(锭）的意思。
[0113] 作为该A1合金层，特别如下述所示，更优选使用符合目的的A1合金层。
[0114] (i)为了提高A1合金层的耐蚀性、耐热性，作为合金元素，优选包含Nd、La、Y等稀 ±元素、13、21'、佩、1'；[、]/[0、册等高烙点金属元素。该些元素的含量可1^从了。1'的制造工艺 温度和配线电阻值出发调整最适合的量。
[0115] (ii)为了提高A1合金层与像素电极的电接合性，作为合金元素，优选含有Ni、Co。 通过进一步含有化、Ge，能够使析出物细微化，能够进一步提高耐蚀性、电接合性。
[0116] 所述XI层的厚度可W设为例如50~500皿。
[0117] 另外，作为所述X层，可W包含含有选自Mo、化、Ti、化及W中的1种W上的元素 的金属层狂2层）。该X2层一般被称为阻挡金属（层）。所述X2层如下述详述，有助于电 接合性等的提高。
[0118] 所述X2层在组合使用导电性氧化物层和XI层的情况下，为了提高该些层的密合 性和电接合性、防止相互扩散，可W在该些层之间形成。
[0119] 具体来说，作为源-漏电极，在使用导电性氧化物层和作为XI层的A1系层的情况 下，为了在加热导致的A1系层的凸起防止、在之后的工序中提高与和源-漏电极连接的像 素电极（IT0、IZ0)的电接合性，可W在导电性氧化物层与A1系层之间形成X2层。
[0120] 另外，作为源-漏电极，在使用导电性氧化物层和作为XI层的化系层的情况下， 为了抑制上述化系层表面的氧化，可W在它们之间形成X2层。
[0121] 另外，如后述的形态（III)，也可W在XI层的氧化物半导体层侧和相反侧的双方 形成X2层。
[0122] X2层（阻挡金属层）的厚度可W设为例如50~500皿。
[0123] 作为所述X层的形态，除了仅由XI层（单层或叠层）构成的情况W外，还可W举 出组合XI层（单层或叠层）与X2层（单层或叠层）的情况。
[0124] X层为XI层与X2层的组合的情况下，作为源-漏电极的形态，具体来说可W举出 下述（I)~（III)的形态。
[0125] (I)如图2(c)所示，具有从氧化物半导体层4侧开始依次为导电性氧化物层11 ; X2层（符号X2);和XI层（符号XI)的层叠结构的形态
[0126] (II)如图2(d)所示，具有从氧化物半导体层4侧开始依次为导电性氧化物层11 ; XI层（符号XI);和X2层（符号X2)的层叠结构的形态
[0127] (III)如图2(e)所示，具有从氧化物半导体层4侧开始依次为导电性氧化物层 11 ;X2层（符号X2) ;X1层（符号XI);和X2层（符号X2)的层叠结构的形态
[012引另外，作为所述源-漏电极，通用的是由选自Mo、化、Ti、化及W中的1种W上的 元素构成的阻挡金属层。但是在源-漏电极的表面（与基板相反侧的表面）由上述阻挡金 属层构成的情况下，通过进行上述氧化处理，电极的表面、经蚀刻加工的端部被氧化而形成 厚的氧化膜，容易发生TFT特性（特别是静特性）的劣化、与上层（保护膜等）的密合性降 低导致的膜剥落。进而，还有产生类似于W下的问题的情况。例如作为所述阻挡金属层，一 般使用纯Mo膜单层、纯Mo/纯A1/纯Mo该3层结构的层叠膜，将该些膜用于源-漏电极的 情况下，在源-漏电极加工工序中的水洗工序中，有时氧化物（例如Mo氧化物）溶于水，而 在玻璃基板表面（未被栅极绝缘膜覆盖的部分）、源-漏电极表面存在上述氧化物的残渣。
[0129] 该氧化物（例如Mo氧化物）的残渣成为漏电流增加的原因，并且，还成为招致作 为比源-漏电极更上层而成膜的保护绝缘膜、光致蚀刻剂等与源-漏电极的密合性的降低， 上述保护绝缘膜等剥落的原因。
[0130] 通过上述理由，本发明人等发现，作为源-漏电极而言，从氧化物半导体层侧开始 依次设为阻挡金属层（例如纯Mo层）和A1合金层的层叠膜即可。若成为上述层叠膜，贝U 能够极力减少上述源-漏电极加工工序中的水洗工序中的纯Mo层的露出量，其结果是，能 够抑制水洗处理导致的Mo氧化物的溶解。另外，能够使构成源-漏电极的阻挡金属层（例 如纯Mo层）的膜厚比该阻挡金属层单层的情况下更相对地薄。其结果是，能够抑制与氧化 物半导体直接接触部分的上述氧化物的成长，不会使TFT的静特性劣化（特别是不会使S 值增加），能够提高光应力耐受性。
[0131] 作为所述源-漏电极中的A1合金层，优选
[0132] 合计包含0. 1~4原子％的A组元素：选自Ni和Co中的1种W上的元素的A1合 金层；
[0133] 代替上述A组元素，或与上述A组元素同时，
[0134] 合计包含0. 05~2原子％的B组元素：选自化和Ge中的1种W上的元素的A1 合金层。W下，对该A1合金层进行说明。
[0135] 源-漏电极的表面（与基板相反侧的面）的一部分与作为像素电极使用的IT0膜、 IZ0膜等透明导电性氧化物膜直接接合。上述源-漏电极的表面若为纯A1，则在该纯A1与 上述透明导电性氧化物膜之间形成氧化侣的绝缘膜，存在不能取得欧姆接触而接触电阻上 升的风险。
[0136] 本发明中，作为构成源-漏电极的表面（与基板相反侧的面）的A1合金层，优选 使其包含上述A组元素：选自Ni和Co中的1种W上的元素。由此，在A1合金层与所述像 素电极（透明导电性氧化物膜）的界面，能够使Ni、Co的化合物析出，降低与上述透明导电 性氧化物膜直接接合时的接触电阻。而且其结果是，能够省略由上述纯Mo/纯A1/纯Mo该 3层结构的层叠膜构成的源-漏电极的上部阻挡金属层（纯Mo层）。为了发挥该效果，优 选将上述A组元素的总含量设为0. 1原子％ ^上。更优选为0. 2原子％ ^上，进一步优选 为0. 4原子％ ^上。另一方面，上述A组元素的总含量若过多，则A1合金层的电阻率变高， 因此优选设为4原子％ ^下。更优选为3. 0原子％ ^下，进一步优选为2. 0原子％W下。
[0137] 上述B组元素化、Ge是对提高A1基合金膜的耐蚀性有效的元素。为了发挥该效 果，优选将上述B组元素的总含量设为0. 05原子％ ^上。更优选为0. 1原子％ ^上，进一 步优选为0. 2原子％ ^上。另一方面，上述B组元素的总含量若过多，则A1合金层的电阻 率变高，因此优选设为2原子％ ^下。更优选为1原子％ ^下，进一步优选为0. 8原子％W 下。
[0138] 所述A1 合金层可W进一步包含选自由Nd、Y、Fe、Ti、V、Zr、Nb、Mo、Hf、I'a、Mg、Cr、 Mn、Ru、化、Pd、Ir、Pt、La、Gd、化、Dy、Sr、Sm、Ge及Bi构成的组（C组）中的至少1种元素 (C组元素）。
[0139] 上述C组元素是提高A1合金层的耐热性、对防止在该A1合金层的表面形成的凸 起有效的元素。为了发挥该效果，优选将C组元素的总含量设为0.1原子％^上。更优选 为0.2原子％^上，进一步优选为0.3原子％^上。另一方面，C组元素的总含量若过多， 则A1合金层的电阻率变高，因此优选设为1原子％ ^下。更优选为0. 8原子％ ^下，进一 步优选为0.6原子％W下。
[0140] 上述C组元素中，优选为选自化I、La及Gd中的至少1种元素。
[0141] 作为所述A1合金层，可W举出包含上述A组元素、上述A组元素+上述B组元素、 上述A组元素+上述C组元素、上述A组元素+上述B组元素+上述C组元素、上述B组元 素、或上述B组元素+上述C组元素，余量包含A1及不可避的杂质的A1合金层。
[0142] 所述阻挡金属层的膜厚从膜厚的均匀性的观点出发优选为3nmW上。更优选为 5nmW上，进一步优选为lOnmW上。但是若过厚，则阻挡金属相对于总膜厚的比例变多而配 线电阻增加。因此，所述膜厚优选为lOOnmW下，更优选为80nmW下，进一步优选为60nm W下。
[0143] 从配线的低电阻化的观点出发，所述A1合金层的膜厚优选为lOOnmW上。更优选 为150nmW上，进一步优选为200nmW上。但是若过厚，则需要成膜、蚀刻加工花费的时间 而产生制造成本增加该样的问题。因此，所述膜厚优选为1000皿W下，更优选为800皿W 下，进一步优选为600nmW下。
[0144] 从阻挡金属的阻挡性的观点出发，阻挡金属层相对于总膜厚的膜厚比优选为0. 02 W上，更优选为0.04W上，进一步优选为0.05W上。但是上述膜厚比若过大，则配线电阻 增加，因此上述膜厚比优选为0. 5W下，更优选为0. 4W下，进一步优选为0. 3W下。
[0145] W下，边参照图3边对包括上述氧化处理的本发明的TFT的制造方法进行说明。图 3和W下的说明示出本发明的优选实施方式的一例，并没有限定于此的意思。
[0146] 图3中，在基板1上形成有栅电极2和栅极绝缘膜3,在其上形成有氧化物半导体 层4。进一步在其上形成有源-漏电极5,在其上形成有保护膜（绝缘膜）6,透明导电膜8 通过接触孔7与漏电极5电连接。
[0147] 在基板1上形成栅电极2和栅极绝缘膜3的方法没有特别限定，可W采用通常使 用的方法。另外，栅电极2和栅极绝缘膜3的种类也没有特别限定，可W使用通用的栅电极 和栅极绝缘膜。例如作为栅电极2,可W优选使用电阻率低的A1、化金属；耐热性高的Mo、 化、Ti等高烙点金属；或它们的合金。另外，作为栅极绝缘膜3,可W代表性地例示出娃氮化 膜仪脚、娃氧化膜（Si〇2)、娃氧氮化膜（SiON)等。除此之外，还可W使用Al2〇3、Y203等氧 化物、或将它们层叠的膜。
[014引接下来形成氧化物半导体层4。氧化物半导体层4优选利用瓣射法值C瓣射法或RF瓣射法），使用瓣射祀（W下有时称作"祀"。）成膜。根据瓣射法，能够容易地形成成分、 膜厚的膜面内均匀性优异的薄膜。另外，可W通过涂布法等化学成膜法形成氧化物半导体 层4。
[0149] 作为瓣射法中使用的祀，优选使用包含前述的元素且与所期望的氧化物同一组成 的瓣射祀。由此，能够形成组成偏差少且具有所期望的成分组成的薄膜。
[0150] 具体来说，作为用于所述氧化物半导体层的成膜的祀，使用由金属元素（Sn和选 自In、Ga及化中的1种W上的元素）的氧化物构成且与所期望的氧化物同一组成的氧化 物祀即可。或者可W利用将组成不同的两个祀同时放电的组合瓣射法成膜。上述祀可W通 过例如粉末烧结法来制造。
[0151] 上述瓣射可W举出在W下条件下进行。基板温度可W举出设为大约室温~200°C。 氧添加量根据瓣射装置的构成、祀组成等来适当控制W作为半导体工作即可。氧添加量优 选按照半导体载流子浓度成为大约1〇15~10 i6cnT3的方式进行控制。
[0152] 另外，瓣射成膜时的气压优选为大约1~3mTorr的范围内。向瓣射祀的输入功率 推荐设定在大约200WW上。
[0153] 如上所述，将氧化物半导体层4成膜后，对该氧化物半导体层4进行湿蚀刻，进行 图案化。上述图案化后，优选为了氧化物半导体层4的膜质改善而进行热处理（预退火）。通 过该热处理，晶体管特性的通态电流和场效应迁移率上升，晶体管性能提高。作为预退火的 条件，可W举出例如在大气气氛下或水蒸气气氛下，例如，设为加热温度：约250~400°C、 加热时间：约10分钟~1小时等。
[0154] 在所述预退火之后形成源-漏电极5。源-漏电极5的种类没有特别限定，可W使 用通用的源-漏电极。源-漏电极可W在利用瓣射法成膜后，利用光刻和湿蚀刻法或干蚀 刻法形成。本发明中，由于在用于形成源-漏电极5的图案化中使用酸系蚀刻液，因此构成 源-漏电极5的材料使用A1合金、纯Mo、Mo合金等为宜。另外如上所述，从确保更优异的 TFT特性的观点出发，优选将源-漏电极5设为包含导电性氧化物层11且该导电性氧化物 层11与所述氧化物半导体层4直接接合的结构。该种情况下，源-漏电极5可W仅为所述 导电性氧化物层11、或使所述导电性氧化物层11与X层狂1层、XI层和X2层）层叠的结 构。
[0155] 源-漏电极5仅由金属薄膜构成的情况下，例如可W通过磁控瓣射法将金属薄膜 成膜后，通过光刻和使用酸系蚀刻液的湿蚀刻（酸蚀刻）进行图案化而形成。源-漏电极 5由上述导电性氧化物层11的单层膜构成的情况下，