可W通过与前述的氧化物半导体层4 的形成同样地利用瓣射法将该导电性氧化物层11成膜后，通过光刻和使用酸系蚀刻液的 湿蚀刻（酸蚀刻）进行图案化。另外，在源-漏电极5为导电性氧化物层11与X层（金属 膜）的叠层的情况下，可W在使所述导电性氧化物层11的单层、W及X层狂1层、XI层和 X2层）层叠后，通过光刻和使用酸系蚀刻液的湿蚀刻（酸蚀刻）进行图案化而形成。作为 源-漏电极的所述蚀刻法，可W利用干蚀刻法。
[0156] 另外，作为源-漏电极5,在形成阻挡金属层与A1合金层的层叠膜的情况下，可W 在将各个层（金属薄膜）通过例如磁控瓣射法成膜后，通过光刻和使用酸系蚀刻液的湿蚀 刻（酸蚀刻）进行图案化而形成。
[0157] 接着，如上述中详述进行氧化处理。在氧化物半导体层4、源-漏电极5上通过 CVD烟lemical Vapor D巧osition)法进一步将保护膜6成膜。作为保护膜6,可W使用娃 氮化膜（SiN)、娃氧化膜（Si化）、娃氧氮化膜（SiON)、或将它们层叠的膜。上述保护膜6可 W利用瓣射法形成。
[0158] 接着，基于常法，通过接触孔将透明导电膜8电连接于漏电极5。所述透明导电膜 8的种类没有特别限定，可W使用通常使用的导电膜。
[0159] 本发明的TFT的制造方法由于不含蚀刻阻挡层，因此TFT制造工序中形成的掩膜 数减少。因此，能够充分削减成本。
[0160] 本申请主张基于2012年12月28日申请的日本国专利申请第2012-288944号和 2013年3月5日申请的日本国专利申请第2013-043058号的优先权的利益。2012年12月 28日申请的日本国专利申请第2012-288944号的说明书的全部内容W及2013年3月5日 申请的日本国专利申请第2013-043058号的说明书的全部内容用于本申请的参考被援引。
[0161] 【实施例】
[0162] W下例举实施例进一步具体说明本发明，但本发明本来不受下述实施例限制，当 然可W在能够适合前、后述的主旨的范围内加W适当变更来实施，该些均包含于本发明的 技术范围内。
[0163] [实施例1]
[0164] [本发明例的TFT的制作]
[0165] 基于前述的方法，制作图3所示的薄膜晶体管（TFT)，评价TFT特性（应力耐受 性）。
[0166] 首先，在玻璃基板1 (康宁公司制EAGLEXG、直径lOOmmX厚度0. 7mm)上，依次作 为栅电极2将纯Mo膜成膜100皿，W及作为栅极绝缘膜3将Si〇2膜（膜厚250nm)成膜。上 述栅电极2使用纯Mo的瓣射祀，通过DC瓣射法，在成膜温度：室温、成膜功率；300W、载气： Ar、气压；2mTorr的条件下成膜。另外，上述栅极绝缘膜3利用等离子CVD法，在载气；SiH4 与馬0的混合气体、成膜功率；300W、成膜温度；350°C的条件下成膜。
[0167] 接着，按照如下方式将氧化物半导体层4成膜。目P，在上述栅极绝缘膜3上将氧化 物半导体层 4(Ga-In-&i-Sn-〇、原子比为Ga:In:Zn:Sn=16. 8 : 16. 6 : 47. 2 : 19. 4) 成膜。
[0168] 所述氧化物半导体层4的成膜使用金属元素为上述比率的Ga-In-化-Sn-0瓣射 祀。
[0169] 所述氧化物半导体层4利用DC瓣射法成膜。用于瓣射的装置为（株）ULVAC公司 审IJ"CS-200"，瓣射条件如下所述。
[0170] (瓣射条件）
[0171] 基板温度；室温
[0172] 成膜功率；DC200W [017引 气压；ImTorr
[0174] 氧分压；100Xcy(Ar+〇2) = 4%
[0175] 如上所述将氧化物半导体层4成膜后，通过光刻和湿蚀刻（酸蚀刻）进行图案化。 作为酸系蚀刻液（湿蚀刻液），使用关东化学公司制"IT0-07N"(草酸与水的混合液），将液 温设为室温。在本实施例中，对于进行了实验的所有氧化物薄膜，确认没有湿蚀刻带来的残 渣，能够适当地蚀刻。
[0176] 如上所述将氧化物半导体层4图案化后，为了提高氧化物半导体层4的膜质，进行 预退火处理。预退火处理在大气气氛下W350°C进行60分钟。
[0177]接着，形成源-漏电极5。具体来说，首先将纯Mo膜与前述的栅电极同样地利用 DC瓣射法成膜（膜厚为lOOnm)，然后，通过光刻和湿蚀刻进行图案化。作为酸系蚀刻液，使 用磯酸：硝酸：醋酸：水=70 : 1.9 : 10 : 12(体积比）的混酸（PAN系），且液温为室 温。通过图案化将TFT的沟道长度设为10ym，将沟道宽度设为25ym。为了确实地进行图 案化W防止源-漏电极5的短路，使其进一步在上述酸系蚀刻液中浸溃（过度蚀刻）相对 于源-漏电极5的膜厚为50%对应的时间量。
[0178] 接下来作为氧化处理，在大气气氛下W350°C实施60分钟的热处理。另外作为 其它实施方式，在该热处理后，或者代替该热处理，在功率；100W、气压；133化、处理温度； 200°C、处理时间；1分钟的条件下实施馬0等离子处理。
[0179] 然后形成保护膜6。作为保护膜6,使用Si〇2(膜厚lOOnm)与SiN(膜厚150nm)的 层叠膜（合计膜厚250nm)。上述Si〇2与SiN的形成使用SAMC0制"PD-22CML"，利用等离 子CVD法进行。在本实施例中，作为前处理利用馬0气体进行等离子处理60秒后，依次形成 Si〇2膜及SiN膜。此时的利用N2〇气体的等离子条件设为功率100W、气压133Pa、处理温度 200°C。Si〇2膜的形成使用N2〇与SiH4的混合气体，SiN膜的形成使用SiH4、馬、畑3的混合 气体。任一情况下均将成膜功率设为100W、将成膜温度设为200°C。
[0180] 接着通过光刻、W及干蚀刻，在保护膜6形成晶体管特性评价用的用于探测的接 触孔7,得到相对于本发明例的TFT。
[0181][对酸系蚀刻液的耐性的评价]
[0182] 按如下方式评价氧化物半导体层对源-漏电极形成时所使用的酸系蚀刻液的耐 性。需要说明的是，为了仅确认成分组成（Sn的有无）对所述耐性的影响，供评价的TFT未 进行前述的氧化处理。
[0183] 首先，除了未进行氧化处理，与上述本发明例同样地制作TFT。需要说明的是，如后 述的图4和图5所示，本评价中使用的TFT具有在Si基板12上依次层叠有氧化物半导体 层4、源-漏电极5、碳蒸锻膜13、保护膜6的结构。上述碳蒸锻膜13是为了样品观察（电 子显微镜观察）而设置的保护膜，而不是构成本发明的TFT的膜。另外，作为比较例，除了 形成IGZ0(In-Ga-化-0、原子比为In:Ga:化=1 : 1 : 1、不含Sn)单层作为氧化物半 导体层、W及未进行氧化处理之外，与上述本发明例同样地制作TFT。
[0184] 然后，用FE-SEM观察所得到的各TFT的层叠方向截面。其观察照片分别示于图 4 (形成含Sn的氧化物半导体层）、图5 (形成不含Sn的氧化物半导体层）。
[0185] 由图4可知，在暴露于酸系蚀刻液的氧化物半导体层4包含Sn的情况下，没有 发生所述过度蚀刻导致的该氧化物半导体层4的膜厚的减少（膜变薄）。目P，源-漏电 极5端正下方的氧化物半导体层4的膜厚、与氧化物半导体层4中央部的膜厚之差（由 (100X[源-漏电极5端正下方的氧化物半导体层4的膜厚-氧化物半导体层4中央部的膜 厚]/源-漏电极5端正下方的氧化物半导体层4的膜厚）求出的值。W下同样）为0%。 因此，制作成了氧化物半导体层4的面内均匀的TFT。
[0186] 与此相对，由图5可知，在暴露于酸系蚀刻液的氧化物半导体层4不含Sn的情况 下，发生所述过度蚀刻导致的膜变薄。目P，源-漏电极5端正下方的氧化物半导体层4的膜 厚、与所述氧化物半导体层4中央部的膜厚之差超过50%。
[0187][应力耐受性的评价]
[0188]使用所述TFT(进行了所述氧化处理的本发明例的TFT)，按W下方式进行应力耐 受性的评价。
[0189] 需要说明的是，作为比较例，还进行了在所述源-漏电极5的形成后未进行氧化处 理，除此W外与上述本发明例同样地制作的TFT的应力耐受性的评价。
[0190] 应力耐受性通过进行边对栅电极施加负偏压边照射光的应力施加试验来评价。应 力施加条件如下。
[0191] ?栅电压；-20V
[0192] ?源/漏电压；10V
[0193] ?基板温度；60°C
[0194] ?光应力条件
[0195] 应力施加时间；2小时
[0196]光强度；25000NIT
[0197] 光源；白色LED
[0198] 将其结果示于图6(比较例、未氧化处理）、图7(本发明例、氧化处理为热处理）、 图8 (本发明例、氧化处理为馬0等离子处理）及图9 (本发明例、氧化处理为热处理和馬0 等离子处理）。由图6可知，比较例随着应力施加时间的经过而阔值电压向负侧偏移，2小 时时的阔值电压变化量AVth为7. 50V。可W认为该是由于，通过光照射生成的空穴通过偏 压施加而积蓄在栅极绝缘膜和半导体界面、半导体背沟道和纯化界面，因此阔值电压偏移。
[0199] 与此相对，作为氧化处理实施热处理时，如图7所示，可知TFT的阔值电压变化量 AVth在2小时为3. 50V，相对于所述比较例而言Vth的变化充分小，应力耐受性优异。另 夕F，作为氧化处理仅实施利用馬0气体的等离子处理时，如图8所示，可知TFT的阔值电压 变化量AVth为2. 50V，相对于所述比较例而言Vth的变化充分小，应力耐受性优异。进一 步，作为氧化处理实施所述热处理和所述利用馬0气体的等离子处理二者时，如图9所示， 可知TFT的阔值电压变化量AVth为1. 25V，相对于所述比较例而言Vth的变化更小，应力 耐受性非常优异。
[0200] 像该样，为了确认通过进行所述氧化处理能够得到优异的应力耐受性的理由，按 下述方式进行利用XPS的氧化物半导体层的表面分析。
[0201][利用XPS的氧化物半导体层的表面分析]
[0202] 下述表面分析中，进行了上述暴露于酸系蚀刻液的氧化物半导体层的表面分析。 该表面分析中，使用进行了氧化处理（W350°C在60分钟、大气气氛的条件下热处理）的 TFT。
[020引而且，为了确认该TFT制作途中的、
[0204] (1)氧化物半导体层刚形成后（as-deposited状态）的氧化物半导体层表面、
[0205] (2)刚对氧化物半导体层的表面进行湿蚀刻（酸蚀亥Ij、使用PAN系蚀刻液）后的氧 化物半导体层的表面、W及
[0206] 做在所述似的湿蚀刻后（酸蚀刻后），实施所述氧化处理（热处理）后的氧化 物半导体层的表面
[0207] 各自的状态，利用XPS进行01s光谱峰的观察。
[020引将该些观察结果一并示于图10中。需要说明的是，在图10中分别用纵虚线表示 的、530. 8eV表示无氧缺损时的01s光谱峰值，532. 3eV表示有氧缺损时的01s光谱峰值， 533. 2eV表示0H基团的光谱峰值（对于后述的图19和图20也同样）。
[0209]由该图10可知如下内容。即，若比较氧化物半导体层表面的（l)as-cbposited状 态、（2)湿蚀刻后（酸蚀刻后）、W及（3)氧化处理后（热处理后）的各01s光谱峰的位置， 则（1)as-deposited状态的01s光谱峰大约在530. 8eV，与此相对，（2)湿蚀刻后（酸蚀刻 后）的01s光谱峰比上述（l)as-(kposited状态更向左侧偏移。但是，在（3)上述湿蚀刻 后（酸蚀刻后）实施氧化处理（热处理）的情况下，01s光谱峰与（l)as-cbposited状态 的峰处于同一位置。
[0210] 通过该图10的结果，关于上述氧化处理的有无对表面状态造成的影响，可知W下 内容。通过湿蚀刻（酸蚀刻）而01s光谱峰比as-(kposited状态更向左偏移。该是指如下 状态；通过湿蚀刻（酸蚀刻）而〇H、C该样的污染物附着于氧化物半导体层的表面，构成氧 化物半导体层的金属氧化物的氧与该些污染物结合，构成氧化物半导体层的氧发生缺损。 但是，可W认为通过在上述湿蚀刻（酸蚀刻）后实施热处理，上述〇H、C该样的污染物与氧 置换，可成为电子陷阱的〇H、C被除去，因此01s光谱峰回到as-cbposited状态。该样的现 象在作为氧化处理进行馬0等离子处理时也能够确认。
[0211] [实施例2]
[0引引 [TFT的制作]
[0213] 按下述形成源-漏电极5 ;W及在进行源-漏电极形成后进行的氧化处理时，如 表1所示，在大气气氛下W350°C进行60分钟的热处理，或在功率；100W、气压；133化、处理 温度；20(TC、处理时间；1分钟的条件下实施馬0等离子处理，除此W外，与实施例1同样地 制作TFT。需要说明的是，表1的氧化物半导体层（IGZT0)与实施例1的氧化物半导体层 4(Ga-In-&i-Sn-0、原子比为Ga:In:化：Sn= 16. 8 : 16. 6 : 47. 2 :