一种制作半导体器件的方法

一种制作半导体器件的方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体地，本发明涉及一种制作FinTFET半导体器件的方法。
【背景技术】
[0002]随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备收到各种物理极限的限制。
[0003]随着CMOS器件的不断缩小来自制造和设计方面的挑战促使三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应(SCE)等方面具有更加优越的性能，FinFET器件能有效抑制短沟道效应并且具有较高的载流子迁移率，其中由于较低的沟道掺杂使得FinFET器件的载流子迁移率高；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。但是由于器件尺寸的缩小，引起鳍片场效应晶体管(FinFET)具有较高的沟道掺杂，较高的沟道掺杂将降低载流子的迁移率和损伤鳍片(Fin)，因此，鳍片场效应晶体管需要低沟道掺杂。
[0004]其中，在鳍片场效应晶体管实施注入工艺时，讲隔离(well isolat1n)和沟道停止注入(channel stop implant)是提高载流子迁移率和减少鳍片损伤的重要影响因素。目前实施鳍片阱隔离和沟道停止注入有两种方法，一种方法是在形成鳍片之前实施阱隔离和沟道停止注入；另一种方法是形成鳍片之后实施阱隔离和沟道停止注入。但是，上述两种方法都会引起鳍片的损伤和降低载流子的迁移率。如何执行阱隔离和沟道停止注入，是否缩小鳍片尺寸以及采用哪种方式来缩小鳍片的尺寸，是目前需要解决的问题。
[0005]因此，需要一种新的制作FinTFET半导体器件的方法，以解决现有技术中的问题。

【发明内容】

[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]为了有效解决上述问题，本发明提出了一种制作半导体器件的方法，包括:提供半导体衬底；在所述半导体衬底上形成硬掩膜层；图案化所述硬掩膜层和所述半导体衬底，以形成第一鳍片结构；执行第一氧化工艺氧化露出的所述第一鳍片结构，以在所述第一鳍片结构的两侧形成氧化层；去除所述氧化层，以形成第二鳍片结构；对未被所述硬掩膜层遮盖的区域执行阱注入工艺；在所述半导体衬底上形成隔离材料层以及填充所述第二鳍片结构之间的凹槽；回刻蚀去除部分的所述隔离材料层；对所述隔离材料层执行沟道停止注入工艺。
[0008]优选地，还包括在形成所述第二鳍片结构之后执行第二氧化工艺的步骤。
[0009]优选地，所述第二氧化工艺用于修复所述第二鳍片结构和使所述第二鳍片结构的表面变光滑。
[0010]优选地，还包括在执行所述阱注入工艺之后执行第一退火工艺的步骤。
[0011]优选地，还包括在执行所述沟道停止注入工艺之后执行第二退火工艺的步骤。
[0012]优选地，所述第二鳍片结构的宽度小于所述第一鳍片结构的宽度。
[0013]优选地，所述隔离材料层的材料为氧化物。
[0014]本发明提出了一种新的阱隔离和沟道停止注入的方法，根据本发明的制作方法，在实施阱隔离和沟道停止注入时位于鳍片顶部的硬掩膜层阻止该注入，掺杂剂将不会注入到鳍片中，这样将减少对鳍片的损伤和减少掺杂剂注入到鳍片中。同时，该方法还能提高载流子的迁移率和较薄的鳍片结构有助于下一代小尺寸的FinFET半导体器件的制作。
【附图说明】
[0015]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0016]图1A-1L为根据本发明一个实施方式制作FinFET半导体器件的相关步骤所获得的器件的剖视图；
[0017]图2为根据本发明一个实施方式制作FinFET半导体器件的工艺流程图。
【具体实施方式】
[0018]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0019]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述改善薄膜沉积时颗粒缺陷的方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0020]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0021]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0022]为了解决现有技术中的问题，本发明提出了一种新型的制作FinFET半导体器件。下面结合附图1A-1L和图2对本发明的【具体实施方式】做详细的说明。
[0023]参照图1A，首先提供半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种:硅、SiGe等，在该半导体衬底中还可以形成其他有源器件。在本发明中优选硅衬底。所述半导体衬底100包括NFET (N型场效应晶体管)区域和PFET (P型场效应晶体管)区域。
[0024]在半导体衬底100上形成硬掩膜层，硬掩膜层包括垫氧化层和垫氮化物层，垫氧化层的材料优选氧化硅，氮化物层的材料优选氮化硅，可以采用化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等形成垫氧化层和垫氮化物层。
[0025]依次刻蚀所述垫氮化物层102、垫氧化层101和部分的半导体衬底以在NFET区域和PFET区域中形成鳍片结构103、位于鳍片结构103之间的沟槽104以及位于鳍片结构103上的垫氧化层101和垫氮化物层102，所述鳍片结构103的形成方法为:首先在衬底上形成半导体材料层，所述半导体材料层可以S1、SiGe、Ge或者II1-V材料，在半导体材料层上依次垫氧化层和垫氮化物层，然后在所述半导体材料层上形成图案化的掩膜层，例如光刻胶掩膜层，所述光刻胶掩膜层定义了所述鳍片结构的宽度、长度以及位置等，然后以所述光刻胶掩膜层为掩膜蚀刻所述垫氮化物层、垫氧化层和半导体材料层，以形成鳍片结构103，然后去除所述光刻胶掩膜层，去除所述光刻胶掩膜层的方法可以为氧化灰化法。需要注