>[0038]图15是示出在图14的布图设计上叠置的所得图案的平面形状的平面图。
[0039]图16是示出根据本发明构思的示例实施例的包括半导体器件的电子系统的示例的示意性框图。
[0040]应该注意到的是,这些附图意图示出在某些示例实施例中使用的方法、结构和/或材料的一般特性，并意图支持下面提供的书面描述。然而,这些附图不必是按比例的，可以不精确地反映任何给出的实施例的精确结构或性能特性，不应被解释为限制或限定示例实施例所包含的值的范围或性能。例如,为了清楚起见,可以减小或夸大微粒、层、区域和/或结构元件的相对厚度和位置。在各个附图中使用相似或相同的附图标号意图表示存在相似或相同的元件或特征。
【具体实施方式】
[0041 ] 现在将参照附图更充分地描述本发明构思的示例实施例，在附图中示出了示例实施例。然而,本发明构思的示例实施例可以以许多不同的形式来体现，并且不应被解释为限制于这里阐述的实施例；相反,提供这些实施例使得该公开将是彻底的和完整的,这些实施例将示例实施例的构思充分地传达给本领域普通技术人员。在附图中，为清晰起见，夸大了层和区域的厚度。在附图中同样的附图标记表示同样的元件，因此,将省略它们的描述。
[0042]将理解的是，当元件被称为“连接”或“结合”到另一元件时,该元件可以直接连接或结合到所述另-元件,或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，则不存在中间元件。同样的标号始终表示同样的元件。如这里所使用的,术语“和/或”包括一个或更多个相关列出项的任意组合和所有组合。用来描述元件或层之间的关系的其它词语(例如,U在……之间”与“直接在……之间”、“邻近”与“直接邻近”、“在……上”与“直接在……上I应以相似的方式来解释。
[0043]将理解的是,尽管这里可以使用术语“第一”、“第二”等来描述各个元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，可以将下面讨论的第一元件、组件、区域、层或部分命名为第二元件、组件、区域、层或部分。
[0044]为了易于描述，这里可以使用诸如“在……之下”、“在……下面”、“下面的”、“在……上方”、“上面的”等的空间相对术语来描述如附图中示出的一个元件或特征与另一元件或特征的关系。将理解的是，空间相对术语意图包括除了附图中描绘的方位之外的器件在使用或操作中的不同方位。例如，如果将附图中的器件翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将随后位于所述其它元件或特征“上方”。因此，示例性术语“在…下方”可包含“在…上方”和“在…下方”两种方位。该器件可被另外定位(旋转90度或在其它方位)并相应地解释这里使用的空间相对描述符。
[0045]这里使用的术语仅出于描述具体实施例的目的，并不意图限制示例实施例。除非上下文另外明确指出，否则如这里所使用的单数术语也意图包括复数形式。进一步将理解的是,如果这里使用术语“包括”和/或“包含”,说明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除-个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组的存在或添加。
[0046]如通过本发明实体所理解的,根据这里描述的各个实施例的器件和形成器件的方法可以以诸如集成电路的微电子器件来实现,其中，多个根据这里描述的各个实施例的器件集成在同一微电子装置中。因此,这里示出的剖视图可以在微电子器件中沿不需要正交的两个不同的方向重复。因此，使根据这里描述的各个实施例的器件具体化的微电子器件的平面图可以包括基于微电子器件的功能呈阵列和/或呈二维图案的多个器件。
[0047]根据这里描述的各个实施例的器件可以根据微电子器件的功能散布在其它器件之中。此外，根据这里描述的各个实施例的微电子器件可以沿可以与所述两个不同的方向正交的第三方向重复，以提供三维集成电路。
[0048]因此,这里示出的剖视图对根据这里描述的各个实施例的在平面图中沿两个不同的方向和/或在透视图中沿三个不同的方向延伸的多个器件提供支持。例如，当在器件/结构的剖视图中示出单个有源区时，器件/结构可以包括多个有源区和位于有源区--1的晶体管结构(或在适当的情况下的存储单元结构、栅极结构等)，这样的晶体管结构可以通过器件/结构的平面图示出。
[0049]除非另有定义,否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明构思的示例实施例所属的领域中的普通技术人员所通常理解的意思相同的意思。将进一步理解的是,除非这里明确这样定义,否则术语(例如在通用的词典中定义的术语)应被解释为具有与相关领域的环境中它们的意思相一致的意思,而将不以理想的或过于正式的含义来解释它们的意思。
[0050]图1是示出根据本发明构思的示例实施例的制备半导体器件的布图设计的方法的流程图。图2至图4是示出根据本发明构思的示例实施例的制备半导体器件的布图设计的方法的平面图。
[0051]参照图1和图2,可以将有源图案ACTl至ACT4设置在布图设计平面I上(框10)。例如，有源图案ACTI至ACT4可以包括外围电路的晶体管。在示例实施例中，有源图案ACTI至ACT4可以包括第一有源图案ACTU第二有源图案ACT2、第三有源图案ACT3和第四有源图案ACTL第一有源图案ACTl至第四有源图案ACT4中的每个可以具有沿第一方向X延伸的棒形结构。第一有源图案ACTl至第四有源图案ACT4可以彼此平行。在一些示例实施例中，第二有源图案ACT2和第四有源图案ACT4可以以其长轴在同一直线....t的这样的方式来设置。第一有源图案ACTl至第四有源图案ACT4可以设置成彼此分隔开第一距离D1。有源图案中的至少一个(例如，第二有源图案ACT2)可以具有沿第一方向X从其它有源图案(例如,第一有源图案ACTl和第三有源图案ACT3)突出的部分。第二有源图案ACT2可以包括与第四有源图案ACT4相邻的第一端El和与第一端El相对的第二端E2。
[0052]参照图1和图3,可以将主栅极图案GTl至GT4设置在各个有源图案ACTl至ACT4上，以限定晶体管的栅电极(框20)。主栅极图案GTl至GT4中的每个可以设置在相应的有源图案ACTl至ACT4的中心区域上。在示例实施例中，主栅极图案GTl至GT4可以包括第一主栅极图案GT1、第二主栅极图案GT2、第三主栅极图案GT3和第四主栅极图案GT4。第二主栅极图案GT2可以设置在有源图案ACTl至ACT4中的在第一方向上最外侧的有源图案(例如，第二有源图案ACT2)上,并且可以包括与第一端El相邻的第一侧S1、与第一侧SI相对的第二侧S2、与第一有源图案ACTl相邻并且位于第^-侧SI和第二侧S2之间的第三侧S3以及与第三有源图案ACT3相邻并且位于第一侧SI和第二侧S2之间的第四侧S4。
[0053]参照图1和图4,可以将辅助图案Pl和P2设置在位于有源图案中的最外侧的有源图案(例如,第二有源图案ACT2)上的第二主栅极图案GT2的侧面上(框30)。辅助图案Pl和P2可以分别设置在第三侧S3和第四侧S4的邻近于第二侧S2的部分上。在示例实施例中，辅助图案Pl和P2可以包括第一辅助图案Pl和第二辅助图案P2。第一辅助图案Pl可以具有邻近于第一有源图案ACTl的一个转角的第五侧S5。第二辅助图案P2可以具有邻近于第三有源图案ACT3的一个转角的第六侧S6。第一有源图案ACTl可以与第二主栅极图案GT2分隔开第二距离D2,第三有源图案ACT3同样可以与第二主栅极图案GT2分隔开第二距离D2。第一辅助图案Pl的第五侧S5和第二主栅极图案GT2的第三侧S3均可以位于第一偏位线LI上,第一偏位线LI与第一有源图案ACTl分隔开第二距离D2。同样地，第二辅助图案P2的第六侧S6和第二主栅极图案GT2的第四侧S4均可以位于第二偏位线L2上，第二偏位线L2与第三有源图案ACT3分隔开第二距离D2。第二主栅极图案GT2与辅助图案Pl和P2可以构成将被称为“第二栅极布图设计tGT2”的第二栅电极的布图设计。
[0054]如上所述,辅助图案Pl和P2可以