所示,在邻近于相邻的所得有源区rACTl.、rACT3和rACT4的另一位置处,所得第二有源区rACT2可以具有小于第六宽度W6的第七宽度W7。
[0062]参照图5和图9A至图9C，器件隔离层12可以形成为填充沟槽28。可以去除掩模图案24a和缓冲图案22a以暴露基板10的表面。栅极绝缘层14可以形成在基板10的被暴露的表面上。尽管未示出，但是器件隔离层12还可以形成在所得有源区rACTl、rACT3和rACT4周围。
[0063]参照图5、图1OA至图10C、图13A和图13B,导电层和覆盖层16可以顺序地形成在基板10上。第二光致抗蚀剂层可以涂覆在覆盖层16上。可以利用基于图5的栅极布图设计GTl、t(;T2、GT3和GT4制备的第三光掩模120a和第四光掩模120b中的一个对第二光致抗蚀剂层执行曝光工艺。
[0064]例如，如果第二光致抗蚀剂层是负型光致抗蚀剂层，则可以利用图13A的第三光掩模120a来执行曝光工艺。第三光掩模120a可以包括第三透明基板103a和设置在第三透明基板103a上的第三挡光图案104。第三挡光图案104可以形成为包括具有分别与栅极布图设计GTl、tGT2、GT3和GT4的形状相似的形状的栅极开口 105a至105d。栅极开口中的至少一个(例如，第二栅极开口 105b)可以设置在最外侧区域处，并且可以具有沿第一方向X从其它栅极开口(例如，第一栅极开口 105a和第三栅极开口 105c)突出的部分。此外，第二栅极开口 105b的形状可以与其它栅极开口 105a、105c和105d的形状不同。第二栅极开口 105b可以包括与其它栅极开口 105a、105c和105d相邻的第十…-侧Sll和与第十一侧Sll相对的第十二侧S12。第十二侧S12可以比第^^一侧Sll长。
[0065]例如，如果第二光致抗蚀剂层是正型光致抗蚀剂层，则可以利用图13B的第四光掩模120b来执行曝光工艺。第四光掩模120b可以包括第四透明基板103b和设置在第四透明基板103b上的栅极挡光图案104a至104d。栅极挡光图案104a至104d可以包括第一栅极挡光图案104a、第二栅极挡光图案104b、第三栅极挡光图案104c和第四栅极挡光图案104d。栅极挡光图案104a至104d可以形成为具有与栅极布图设计GTl、tGT2、GT3和GT4的形状相似的形状。栅极挡光图案中的至少一个(例如,第二栅极挡光图案104b)可以设置在最外侧区域处,并且可以具有沿第一方向X从其它栅极挡光图案(例如，第一栅极挡光图案104a和第三栅极挡光图案104c)突出的部分。此外，第二栅极挡光图案104b的形状可以与其它栅极挡光图案104a、104c和104d的形状不同。第二栅极挡光图案104b可以包括与其它栅极挡光图案104a、104c和104d相邻的第十三侧S13和与第十三侧S13相对的第十四侧S14。第十四侧S14可以比第十三侧S13长。
[0066]其后，可以形成限定栅电极的光致抗蚀剂图案，并且可以利用光致抗蚀剂图案来对覆盖层16、导电层和栅极绝缘层14执行图案化工艺。因此,可以形成所得栅电极rGTl至rGT4。因辅助图案Pl和P2,所得第二栅电极rGT2可以形成为具有与其它所得栅电极rGTl、rGT3、和rGT4不同的宽度。例如，如图1OB中所示，所得第二栅电极rGT2可以形成为在所得第二有源区rACT2的与相邻的所得有源区rACTl、rACT3和rACT4隔得远并且具有第六宽度W6的部分上具有第八宽度W8。相反,如图1OC中所示，所得第二栅电极rGT2可以形成为在所得第二有源区rACT2的邻近于相邻的所得有源区rACTl、rACT3和rACT4并且具有第七宽度W7的另一部分上具有第九宽度W9。在示例实施例中，第八宽度W8可以大于第九宽度W9。换言之,所得第二栅电极rGT2可以具有增大的宽度,并且所得第二栅电极rGT2的宽度的增加可以与所得第二有源区rACT2的宽度的增加成比例。因此,可以与所得第二有源区rACT2交叉或叠置地形成所得第二栅电极rGT2,同时改善工艺可靠性，这可以减少泄漏电流。
[0067]在形成所得栅电极rGTl至rGT4之后,可以在基板10的位于所得栅电极rGTl至rGT4中的每个所得栅电极的两侧处的部分中形成源极/漏极区18，可以形成间隔件20以覆盖所得栅电极rGTl至rGT4的侧表面。
[0068]图11示出了图5的所得第二有源区rACT2和所得第二栅电极rGT2的轮廓。
[0069]参照图5、图1OA至图1OC和图11，器件隔离层12可以设置在基板10中以限定所得第二有源区rACT2。当从平面视角观看时,所得第二有源区rACT2在形状上可以像在第-一方向X上延伸的棒。所得第二有源区rACT2可以包括彼此面对的所得第一端rEl和所得第二端rE2。此外，其它所得有源区rACTl, rACT3和rACT4可以设置成靠近于所得第一端rEl。所得第二端rE2可以包括从其它所得有源区rACTl、rACT3和rACT4的最外侧边缘向第一方向X突出的部分。所得第一端rEl可以在与第一方向X交叉的第二方向Y上具有第十宽度W10。所得第二端rE2可以在第二方向Y上具有第十^-宽度W11。第十^-宽度Wll可以比第十宽度WlO长。器件隔离层12的与所得第一端rEl相邻的侧壁可以相对于基板10的顶表面以第七角Θ 7倾斜，器件隔离层12的与所得第二端rE2相邻的另一侧壁可以相对于基板10的顶表面以第八角Θ8倾斜。第八角Θ 8与第七角Θ7不同。第八角Θ8可以大于第七角Θ7。
[0070]其后，可以将所得第二栅电极rGT2设置成与所得第二有源区rACT2的中央区交叉。所得第二栅电极rGT2可以包括与所得第一端rEl相邻的所得第一侧rSl和与所得第一侧rSl相对的所得第二侧rS2。所得第二侧rS2和所得第一侧rSl可以在第二方向Y上分别具有第八宽度W8和第九宽度W9。第八宽度W8可以大于第九宽度W9。所得第二栅电极rGT2还可以包括所得第三侧rS3和所得第四侧rS4,其中，所得第三侧rS3被布置成与所得第一有源区rACTl相邻并且位于所得第一侧rSl和所得第二侧rS2之间,所得第四侧rS4被布置成与所得第三有源区rACT3相邻并且位于所得第一侧rSl和所得第二侧rS2之间。所得第三侧rS3朝着所得第--有源区rACTl可以是弯曲的,所得第四侧rS4朝着所得第三有源区rACT3可以是弯曲的。所得第一侧rSl和所得第二侧rS2的与器件隔离层12叠置的宽度D3和D4可以为大约30nm或者大于30nm。可选择地，所得第三侧rS3与所得第二有源区rACT2的侧壁之间的距离D3和所得第四侧rS4与所得第二有源区rACT2的侧壁之间的距离D4可以为大约30nm或者更大。距离D3和D4不会根据位置而变化。因此，所得第二栅电极rGT2可以形成为与所得第二有源区rACT2交叉或叠置,并且具有改善的工艺可靠性，这可以减小泄漏电流。
[0071]图14示出了根据本发明构思的一些示例实施例的半导体器件的布图设计。
[0072]参照图14，与图4相比,第三有源图案ACT3可以形成为沿着第一方向X的相反方向偏移。第二辅助图案P2可以被设置成覆盖第二主栅极图案GT2的整个第四侧S4。在第一方向X上,第二辅助图案P2的长度可以基本等于第二主栅极图案GT2的第四侧S4的长度。除了这个差异以外,本实施例中的布图设计可以被构造成具有与参照图1至图4描述的先前实施例的特征相同或相似的特征。
[0073]图15是示出在图14的布图设计上叠置的所得图案的平面图。
[0074]参照图1.5,在利用图1.4的布图设计来制造半导体器件的情况下，所得第二栅电极rGT2可以具有不对称的形状。除了该差异以外,在该实施例中的制造工艺和利用制造工艺形成的半导体器件可以被构造成具有与参照图5至图11描述的先前的实施例的特征相同或相似的特征。
[0075]在一些示例实施例中，可以将制备布图设计的方法和利用该布图设计制造半导体器件的方法应用于外围电路和单元阵列区。
[0076]图16是示出根据本发明构思的示例实施例的包括半导体器件的电子系统的示例的示意性框图。
[0077]参照图16,电子系统11.00可以应用于PDA(个人