衬底上依次形成Si02介质层、SiOC掩膜层以及由2组SiON/TiN组成的TiN 复合硬掩膜，其中，每组SiON/TiN中SiON的高度40A，TiN的高度80A，形成每组TiN的反 应条件为：以TiCl4和NH3为反应气体，TiCl4的流量为400sccm，NH3的流量为300sccm，反 应室内的压强为5torr，沉积温度为500°C，沉积时间为30秒；
[0049] 刻蚀TiN复合硬掩膜、SiOC掩膜层和Si02介质层形成通孔，通过电镀工艺在通孔 中形成Cu预备层，以及采用化学机械抛光去除Si02介质层上的TiN复合硬掩膜、SiOC掩膜 层和Cu预备层的步骤与实施例1相同。
[0050] 实施例3
[0051] 本实施例提供了一种互连层的制作方法，包括以下步骤：
[0052] 在Si衬底上依次形成Si02介质层、SiOC掩膜层以及由2组SiOC/TiN组成的TiN 复合硬掩膜，其中，每组SiOC/TiN中SiOC的高度40A，TiN的高度80A，形成每组TiN的反 应条件为：以TiCl4和NH3为反应气体，TiCl4的流量为400sccm，NH3的流量为300sccm，反 应室内的压强为5torr，沉积温度为500°C，沉积时间为30秒；
[0053] 刻蚀TiN复合硬掩膜、SiOC掩膜层和Si02介质层形成通孔，通过电镀工艺在通孔 中形成Cu预备层，以及采用化学机械抛光去除Si02介质层上的TiN复合硬掩膜、SiOC掩膜 层和Cu预备层的步骤与实施例1相同。
[0054] 实施例4
[0055] 本实施例提供了一种互连层的制作方法，包括以下步骤：在Si衬底上依次形成 Si02介质层、SiOC掩膜层以及由4组SiCN/TiN组成的TiN复合硬掩膜，其中，每组SiCN/TiN中SiCN的高度60A，TiN的高度30A，形成每组TiN的反应条件为：以TiCl4和NH3为反 应气体，TiCl4的流量为40〇SCCm，NH3的流量为30〇SCCm，反应室内的压强为5torr，沉积温 度为500°C，沉积时间为15秒；
[0056] 刻蚀TiN复合硬掩膜、SiOC掩膜层和Si02介质层形成通孔，通过电镀工艺在通孔 中形成Cu预备层，以及采用化学机械抛光去除Si02介质层上的TiN复合硬掩膜、SiOC掩膜 层和Cu预备层的步骤与实施例1相同。
[0057] 对比例1
[0058] 本对比例提供了一种互连层的制作方法，包括以下步骤：
[0059] 在Si衬底上依次形成Si02介质层、SiOC掩膜层以及300ATiN硬掩膜，其中形 成TiN的反应条件为：以TiCl4和NH3为反应气体，TiCl4的流量为40〇SCCm，NH3的流量为 30〇SCCm，反应室内的压强为5torr，沉积温度为500°C，沉积时间为100秒；
[0060] 刻蚀硬掩膜、SiOC掩膜层和Si02介质层形成通孔，通过电镀工艺在通孔中形成Cu 预备层，以及采用化学机械抛光去除Si02介质层上硬掩膜、SiOC掩膜层和Cu预备层的步骤 与实施例1相同。
[0061] 测试：通过测试实施例1至4和对比例1所得到的互连层中的漏电流，以表征互连 层的隔离效果及可靠性。测试方法为：在互连层上施加测试电压，测试电压从0V至30V，每 次增加IV;同时测量互连层之间的漏电流，并取平均值。测试结果请见表1。
[0062]表1.
[0063]
[0064] 从表1可以看出，实施例1至4得到的互连层的漏电流在2. 7X1(T9~3. 5X1(T9 之间，而对比例1得到的互连层的漏电流为7. 8X1(T8A。可见，实施例1至4得到的互连层 的稳定性明显高于对比例1得到的互连层的稳定性。
[0065] 从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：本申请同 时使用了氮化钛层和硬度低于氮化钛层的另一种材料层作为复合硬掩膜。通过将氮化钛层 设置在上方，以提高TiN复合硬掩膜的硬度，进而有利于在刻蚀过程为半导体器件提供保 护，同时通过降低TiN的层厚，减少抛光时TiN碎片的数量，进而减少TiN残留物。同时，通 过在待刻蚀器件的表面采用硬度较低的材料层，提高了TiN复合硬掩膜的加工性能，进而 在抛光时，减少了抛光TiN复合硬掩膜后所留下的抛光面上空隙的数量和面积，进而减少 了半导体器件上产生的TiN残留物，提高了半导体器件的稳定性。
[0066] 以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技 术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修 改、等同替换、改进等，均应包含在本申请的保护范围之内。
【主权项】
1. 一种TiN复合硬掩膜，其特征在于，所述TiN复合硬掩膜包括至少一组掩膜组件，所 述掩膜组件包括： 第一掩模层，靠近待刻蚀器件表面设置； 第二掩模层，设置在所述第一掩模层远离所述待刻蚀器件的一侧； 所述第二掩模层为氮化钛层，所述第一掩模层的硬度低于所述第二硬掩层的硬度。2. 根据权利要求1所述的复合硬掩膜，其特征在于，所述TiN复合硬掩膜包括2~4组 所述掩膜组件。3. 根据权利要求1所述的复合硬掩膜，其特征在于，各所述掩膜组件中第一掩模层和 第二掩模层的高度比为1 :〇. 5~2。4. 根据权利要求3所述的复合硬掩膜，其特征在于，不同组所述掩膜组件中，所述第一 掩模层的材料相同或不相同。5. 根据权利要求1至4中任一项所述的复合硬掩膜，其特征在于，各所述第一掩模层为 含娃介质层。6. 根据权利要求5所述的复合硬掩膜，其特征在于，各所述第一掩模层选自Si02、 SiOC、SiON 或 SiCN。7. -种用于形成互连层结构的掩膜，其特征在于，所述掩膜包括依次设置于互连介质 层之上的氧化物掩膜和权利要求1至6中任一项所述的TiN复合硬掩膜。8. 根据权利要求7所述的掩膜，其特征在于，所述氧化物掩膜选自黑钻石、SiOC和SiO2 中的一种或多种。9. 根据权利要求8所述的掩膜，其特征在于，所述氧化物掩膜包括朝向远离所述互连 介质层方向上依次设置的黑钻石和Si02。10. 根据权利要求8所述的掩膜，其特征在于，所述掩膜还包括设置在所述TiN复合硬 掩膜远离所述互连介质层一侧的保护层，优选所述保护层为Si0 2。11. 一种互连层的制作方法，包括在半导体基体上依次形成互连介质层和掩膜，刻蚀贯 穿所述掩膜和互连介质层形成通孔，在所述通孔内填充形成金属预备层，以及去除位于所 述互连介质层之上的掩膜和金属预备层形成金属层，其特征在于，形成所述掩模的步骤中 形成权利要求7至10中任一项所述的掩膜。
【专利摘要】本申请公开了一种TiN复合硬掩膜、用于形成互连层结构的掩膜及互连层的制作方法。该TiN复合硬掩膜包括至少一组掩膜组件，其中掩膜组件包括：第一掩模层，靠近待刻蚀器件表面设置；第二掩模层，设置在第一掩模层远离待刻蚀器件的一侧；第二掩模层为氮化钛层，第一掩模层的硬度低于第二硬掩层的硬度。通过将氮化钛层设置在上方，以提高TiN复合硬掩膜的硬度，进而有利于在刻蚀过程为半导体器件提供保护，同时通过降低TiN的层厚，减少抛光时TiN碎片的数量，进而减少TiN残留物。
【IPC分类】H01L21/033, H01L21/768
【公开号】CN104952707
【申请号】CN201410127662
【发明人】周鸣
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年9月30日
【申请日】2014年3月31日