沟槽隔离结构、其制作方法及半导体器件和图像传感器的制造方法
【技术领域】
[0001]本申请涉及半导体集成电路制作技术领域，具体而言，涉及一种沟槽隔离结构、其制作方法及半导体器件和图像传感器。
【背景技术】
[0002]在半导体器件中需要在不同器件之间设置隔离结构以将器件隔离开。其中，沟槽隔离结构因其具有隔离效果好、制作工艺简单等优点，成为半导体器件中最常用的隔离结构之一。现有沟槽隔离结构通常包括设置于衬底中的浅沟槽，以及设置于浅沟槽中的隔离物质层。这种沟槽隔离结构在实际操作的过程中，由于浅沟槽周围衬底中的载流子会迁移到浅沟槽内表面，进而在浅沟槽内表面和隔离物质层之间产生漏电流，从而降低半导体器件的性能。
[0003]图像传感器是能够感受光学图像信息并将其转换成可输出信号的半导体传感器。现有图像传感器通常包括设置于衬底中的光电二极管和晶体管等器件，以及设置于上述器件之间的沟槽隔离结构。在实际操作的过程中，图像传感器中的沟槽隔离结构同样也会产生上述所指出的浅沟槽内表面和沟槽隔离结构之间产生漏电流的问题。这种漏电流现象的产生会降低图像传感器的像素，进而降低图像传感器的性能。
[0004]目前，技术人员尝试在沟槽隔离结构的制作过程中，形成浅沟槽后，对浅沟槽的内壁进行离子注入以在浅沟槽的内壁上形成注入区，通过改变浅沟槽内壁部分相对于衬底的材料，以阻挡衬底中的载流子迁移到浅沟槽内表面，进而减少沟槽隔离结构中的漏电流。然而，在这种方法中，离子注入的过程因会受到衬底上其他器件结构(例如光刻胶等)的阻挡，而造成注入区中的注入离子分布不均匀。而这种不均匀分布就能够导致沟槽隔离结构中仍然会产生漏电流。于此同时，在上述方法中，离子注入的过程还有可能会对衬底以及其他器件造成损伤，进而进一步降低半导体器件的性能。
【发明内容】
[0005]本申请旨在提供一种沟槽隔离结构、其制作方法、及半导体器件和图像传感器，以提高半导体器件的性能。
[0006]本申请提供了一种沟槽隔离结构，包括设置于衬底中的浅沟槽，以及设置于浅沟槽中的隔离物质层，其中沟槽隔离结构还包括:外延结构，设置于浅沟槽与隔离物质层之间，外延结构包括至少一层由原位掺杂形成的外延层。
[0007]进一步地，上述浅沟槽隔离结构的外延层中所掺杂的掺杂元素为碳或硼。
[0008]进一步地，上述浅沟槽隔离结构的外延结构包括:第一外延层，设置于浅沟槽与隔离物质层之间；以及第二外延层，设置于第一外延层与隔离物质层之间。
[0009]进一步地，上述浅沟槽隔离结构的外延结构中，第一外延层中掺杂元素为硼；第二外延层中掺杂元素为碳。
[0010]进一步地，上述浅沟槽隔离结构的外延结构还包括:第三外延层，设置于浅沟槽和第一外延层之间，第三外延层中掺杂元素为碳。
[0011]进一步地，上述浅沟槽隔离结构中各外延层中掺杂元素的掺杂量为5X1013?5 X 1018atom/ cm3。
[0012]进一步地，上述浅沟槽隔离结构中外延结构的厚度为浅沟槽的宽度的1/10?1/4。
[0013]本申请还提供了一种沟槽隔离结构的制作方法，该制作方法包括:在衬底中形成浅沟槽；在浅沟槽的内壁上形成外延结构，形成外延结构的步骤包括形成至少一层由原位掺杂形成的外延层；在外延结构上形成隔离物质层。
[0014]进一步地，在上述沟槽隔离结构的制作方法中，在原位掺杂形成外延层的步骤中，掺杂元素为碳或硼。
[0015]进一步地，在上述沟槽隔离结构的制作方法中，形成外延结构的步骤包括:沿浅沟槽的内壁形成第一外延层；以及沿第一外延层远离浅沟槽内壁一侧的表面形成第二外延层。
[0016]进一步地，在上述沟槽隔离结构的制作方法中，形成外延结构的步骤包括:沿浅沟槽的内壁通过原位掺杂硼形成第一外延层；沿第一外延层远离浅沟槽内壁一侧的表面通过原位掺杂碳形成第二外延层。
[0017]进一步地，在上述沟槽隔离结构的制作方法中，在形成第一外延层的步骤前，沿浅沟槽的内壁通过原位掺杂碳形成第三外延层，并沿第三外延层远离浅沟槽的内壁一侧的表面通过原位掺杂硼形成第一外延层。
[0018]进一步地，在上述沟槽隔离结构的制作方法中，形成第一外延层的步骤中，以BF2为前驱体，BF2的流量为20?200sccm，硼的掺杂量为5X 113?5 X 1018atom/cm3 ;形成第二外延层和第三外延层的步骤中，以CH4为前驱体，CH4的流量为20?200sCCm，C的掺杂量为5 X 113 ?5 X 1018atom/cm3。
[0019]本申请还提供了一种半导体器件，包括沟槽隔离结构，其中沟槽隔离结构为本申请上述的沟槽隔离结构。
[0020]本申请还提供了一种图像传感器，包括沟槽隔离结构，其中沟槽隔离结构为本申请上述的沟槽隔离结构。
[0021]应用本申请提供的技术方案，在浅沟槽与隔离物质层之间设置包括至少一层由原位掺杂形成的外延层的外延结构。所形成的外延层是通过浅沟槽的内壁向外沉积而成，其能够与浅沟槽的内表面形成紧密的结合界面，避免了在浅沟槽的内壁与外延层之间的结合处产生漏电流，同时通过原位掺杂的方式能够使外延层的成分或结构发生变化，从而进一步减少载流子在外延层中的迁移，并进一步减少半导体器件中存在的漏电流。同时，该外延层还能够避免离子注入对衬底以及其他器件造成损伤，从而进一步提高半导体器件的性倉泛。
【附图说明】
[0022]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0023]图1示出了根据本申请实施方式所提供的沟槽隔离结构的剖面结构示意图；
[0024]图2示出了根据本申请实施方式所提供的沟槽隔离结构的制作方法的流程示意图；
[0025]图3示出了根据本申请实施方式所提供的沟槽隔离结构的制作方法中，在衬底中形成浅沟槽后的基体剖面结构示意图；
[0026]图4示出了在图3所示的浅沟槽的内壁上形成包括一层外延层的外延结构后的基体剖面结构示意图；
[0027]图5示出了在图3所示的浅沟槽的内壁上形成包括二层外延层的外延结构后的基体剖面结构示意图；
[0028]图6示出了在图3所示的浅沟槽的内壁上形成包括三层外延层的外延结构后的基体剖面结构示意图；以及
[0029]图7示出了在图4所示的中浅沟槽中的外延层上形成隔离物质层后的基体剖面结构示意图。
【具体实施方式】
[0030]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0031]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0032]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
[0033]在本申请中技术术语“外延层”是指具有与衬底晶向相同的材料层，或者与衬底材料相同的材料层。技术术语“原位掺杂”是指在生长外延层时，同时通入掺杂元素的前驱体以对外延层进行掺杂。技术术语“外延结构的厚度”是指外延结构中沿垂直于浅沟槽的内壁方向上的厚度。技术术语“浅沟槽宽度”是指浅沟槽中平行于衬底表面的横截面的宽度。
[0034]正如【背景技术】中所介绍的，浅沟槽周围衬底中的载流子会迁移到浅沟槽内表面，从而在浅沟槽内表面和沟槽隔离结构之间产生漏电流，，进而降低半导体器件的性能。本申请的发明人对上述问题进行研究，提出了一种沟槽隔离结构。如图1所示，该沟槽隔离结构包括设置于衬底10中的浅沟槽20，设置于浅沟槽20中的隔离物质层40，以及设置于浅沟槽20与隔离物质层40之间的外延结构30，其中外延结构30包括至少一层由原位掺杂形成的外延层