半导体器件及其制作方法
【技术领域】
[0001]本发明涉及半导体集成电路的制作技术领域，尤其涉及一种半导体器件及其制作方法。
【背景技术】
[0002]随着半导体集成电路技术的发展，半导体器件的集成度越来越高，器件的特征尺寸越来越小。目前，半导体器件的特征尺寸已经缩小到纳米级别。但是当器件的特征尺寸进一步下降时，器件的驱动电流也会减少，进而影响器件的性能及稳定性。
[0003]为了提高半导体器件的驱动电流，现有半导体器件的制作工艺主要采用降低半导体器件的晶体管中的导电沟道长度。然而随着导电沟道长度的降低，晶体管中衬底和源极之间或衬底和漏极之间产生的耗尽区的宽度增加，晶体管中有源区域之间的电场变得非常高，并且在这种情况下可能导致横向电荷泄露，器件的阈值电压减小，进而降低器件的运行性能和稳定性。
【发明内容】
[0004]本申请旨在提供一种半导体器件及其制作方法，以提高半导体器件的驱动电流。
[0005]本申请提供了一种半导体器件，包括设置于衬底内的浅沟槽，以及设置于浅沟槽内的隔离介质层，其中，在相邻浅沟槽之间的衬底上形成突出于衬底上表面的突出部，突出部采用半导体材料形成。
[0006]进一步地，上述半导体器件中，突出部沿与其相邻的浅沟槽的长度方向延伸，且凸出部的长度等于与其相邻的浅沟槽的长度。
[0007]进一步地，上述半导体器件中，突出部的上表面的宽度小于下表面的宽度，优选突出部具有等腰梯形结构。
[0008]进一步地，上述半导体器件中，突出部的下表面的宽度小于相邻浅沟槽之间衬底的宽度。
[0009]进一步地，上述半导体器件中，突出部位于相邻浅沟槽之间的衬底的中间位置。
[0010]进一步地，上述半导体器件中，突出部的材料与衬底的材料相同或不相同。
[0011]本申请还提供了一种半导体器件的制作方法，该制作方法包括:提供衬底；在衬底内形成浅沟槽；在浅沟槽中形成上表面高于衬底上表面的隔离介质层；以及在相邻的浅沟槽之间衬底的表面上形成突出于衬底上表面的突出部,突出部采用半导体材料形成。
[0012]进一步地,上述制作方法中，突出部通过外延工艺形成。
[0013]进一步地，上述制作方法中，形成突出部的步骤包括:在各隔离介质层的相对设置的两侧形成侧壁层；在相邻浅沟槽之间的衬底上，相对设置的侧壁层之间外延形成突出部；去除侧壁层，形成突出部。
[0014]进一步地，上述制作方法中，形成侧壁层的步骤包括:形成覆盖隔离介质层两侧及上方的侧壁预备层；以及刻蚀去除隔离介质层上方的侧壁预备层，形成位于隔离介质预备层侧壁上的侧壁层。
[0015]进一步地，上述制作方法中，形成隔离介质层的步骤包括:在形成突出部的步骤前，在浅沟槽中形成上表面高于衬底上表面的隔离介质预备层；在形成突出部的步骤中，在隔离介质预备层的相对设置的两侧形成侧壁层，在去除侧壁层的步骤中，同时去除部分隔离介质预备层，形成隔离介质层。
[0016]进一步地，上述制作方法中，形成浅沟槽的步骤包括:在衬底的表面形成具有通孔的掩膜层；以及沿通孔刻蚀衬底，在衬底中形成浅沟槽。
[0017]进一步地，上述制作方法中，形成隔离介质预备层的步骤包括:在通孔和浅沟槽内，以及在掩膜层上形成初级隔离介质预备层；刻蚀去除位于掩膜层上面的初级隔离介质预备层，形成上表面与掩膜层上表面齐平的隔离介质预备层；去除掩膜层。
[0018]进一步地，上述制作方法中，在形成掩膜层的步骤之前，在衬底的表面形成粘附层，在去除侧壁层的同时去除剩余粘附层。
[0019]进一步地，上述制作方法中，粘附层选自Si02、TaN和TiN中的一种或多种；侧壁层选自氧化硅、氮化硅、氮氧化硅中的一种或多种。
[0020]应用本申请的技术方案，通过在相邻浅沟槽隔离结构之间的衬底上形成由半导体材料构成的突出部，增加了沟道宽度，从而提高了半导体器件的驱动电流。
【附图说明】
[0021]构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0022]图1示出了根据本申请实施例所提供的半导体器件的剖面结构示意图；
[0023]图2示出了根据本申请所提供的半导体器件的制作方法的流程示意图；
[0024]图3示出了根据本申请所提供的半导体器件的制作方法中，提供衬底后的基体的剖面结构示意图；
[0025]图4示出了在图3中衬底内形成浅沟槽以及具有通孔的掩膜层后的基体的剖面结构示意图；
[0026]图5示出了在图3中衬底内形成浅沟槽、粘附层和具有通孔的掩膜层后的基体的剖面结构示意图；
[0027]图6示出了在图5中浅沟槽内形成隔离介质预备层后的基体的剖面结构示意图；
[0028]图7出了在图6中各隔离介质预备层的两侧形成侧壁层后的基体的剖面结构示意图；
[0029]图8出了在图7中相邻浅沟槽之间的衬底上，相对设置的侧壁层之间外延形成突出部后的基体的剖面结构示意图；以及
[0030]图9示出了去除图8所示的侧壁层、粘附层和部分隔离介质预备层后的基体的剖面结构示意图。
【具体实施方式】
[0031]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将结合实施例来详细说明本申请。
[0032]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0033]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
[0034]下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
[0035]正如【背景技术】中所介绍的，现有半导体器件存在驱动电流过小的问题，本申请的申请人针对上述问题进行研究，提出了一种半导体器件。如图1所示，该半导体器件包括:设置于衬底10内的浅沟槽32 ;设置于浅沟槽32内的隔离介质预备层51 ;以及在相邻浅沟槽32之间的衬底10上形成突出于衬底10上表面的突出部60，该突出部60采用半导体材料形成。
[0036]在上述的半导体器件中，通过在相邻浅沟槽32之间的衬底10上设置由半导体材料构成的突出部60，增加了有效沟道宽度，从而提高了半导体器件的驱动电流。
[0037]本领域的技术人员可以根据实际工艺需求，设置上述突出部60的长度。在本申请的一种优选实施方式中，突出部60沿与其相邻的浅沟槽的长度方向延伸，且突出部60的长度等于与其相邻的浅沟槽32的长度。具有上述长度的突出部60能够显著增加有效沟道宽度，从而提高半导体器件的驱动电流。
[0038]上述突出部60的形状与形成突出部60的工艺有关。在本申请的一种优选实施方式中，突出部60的上表面的宽度小于下表面的宽度，更优选突出部60具有等腰梯形结构。同时，突出部60的下表面的宽度小于相邻浅沟槽32之间衬底10的宽度。具有上述结构的突出部60能够显著增加有效沟道宽度，从而提高半导体器件的驱动电流。
[0039]上述突出部60的位置会影响半导体器件的驱动电流。在本申请的一种优选实施方式中，突出部60位于相邻浅沟槽32之间衬底的中间位置。此时，突出部60能够显著增加有效沟道宽度，从而提高半导体器件的驱动电流。
[0040]上述突出部60的材料与衬底10的材料相同或不同。例如，衬底10的材料为Si时，突出部60的材料可以为Si或SiGe等。此时，突出部60能够显著增加有效沟道宽度，从而提高半导体器件的驱动电流。
[0041]同时，本申请还提供了一种半导体器件的制作方法。如图2所示，该制作方法包括:提供衬底；在衬底内形成浅沟槽；在浅沟槽中形成上表面高于衬底上表面的隔离介质层；以及在相邻的浅沟槽之间衬底的表面上形成突出于衬底上表面的突出部，该突出部采用半导体材料形成。
[0042]在上述制作方法中，通过在相邻的浅沟槽之间衬底的表面上形成突出于衬底上表面的突出部，增加了沟道宽度，从而提高了半导体器件的驱动电流。
[0043]图3至图9示出了本申请提供的半导体器件的制作方法中，经过每一步骤后得到的基体的剖面结构示意图。以下将结合图3至图9进一步说明本申请所提供的半导体器件的制作方法。
[0044]首先，提供衬底10，如图3所示。上述衬底10为常见的半导体衬底材料，本领域的技术人员可以根据实际工艺需求设置衬底10的材料。可选地，上述衬底10为硅、锗、硅锗、砷化镓铟、砷化镓、碳化硅或锑化铟中的任一种。
[0045]完成上述提供衬底10的步骤之后，在衬底10内形成浅沟槽32，形成如图4或图5所述的基体结构。在本申请的一种优选实施方式中，上述步骤包括:在衬底10的表面形成掩膜层23 ;刻蚀掩膜层23形成通孔31 ;沿通孔31刻蚀衬底10，在衬底10中形成浅沟槽32，形成如图4所示的基体结构。
[0046]本另一种优选实施方式中，在形成掩膜层23的步骤之前，在衬底10的表面上先形成粘附层21。此时