用于光子及电子结构的半导体衬底及制造方法
【技术领域】
[0001]本文中描述的实施例涉及一种共同半导体衬底及其形成方法，所述衬底及方法使在所述衬底上所制造的电子装置与光子装置隔离。
【背景技术】
[0002]当前趋向于在同一半导体衬底上集成光子装置及电子装置。绝缘体上硅(SOI)衬底可用作用于此类集成的支撑衬底。然而，与电子装置的电隔离通常所需要的较薄埋式氧化物(BOX)相比较，光子结构(例如建造在SOI衬底上方的波导)通常在SOI衬底中需要厚BOX以用于光学隔离。举例来说，为了防止光子波导芯与BOX下方的支撑硅的渐消型耦合，BOX材料必须相对厚，例如，大于1.0 4111且常常为2.0 4111到3.0 μπι厚。当BOX材料具有此类厚度时，其抑制到下层硅的热流动，所述下层硅充当用于电子装置及光子装置两者的热耗散器。比较起来，当某些电子装置(例如，高速逻辑电路)与光子装置集成在同一SOI衬底上时，SOI衬底的BOX应薄得多，例如，在10nm到200nm的范围内。虽然此类BOX绝缘体为电子装置提供良好的SOI衬底，但其不足以防止波导芯与SOI衬底的下层支撑硅的光学耦合，这造成不理想的光学信号损失。因此，需要复杂多掩模过程来提供具有合适电及光学隔离的SOI衬底或非SOI衬底，所述电及光学隔离在用于电子装置及光子装置的衬底的不同区域中具有不同深度。
[0003]此外，虽然SOI衬底常常用于在同一衬底上制造电子装置及光子装置，但与非SOI衬底相比较，SOI衬底生产起来是相对昂贵的，且还常常可具有有限供应量。
[0004]因此，需要简化方法来提供具有用于隔离电子装置及光子装置的具有不同深度的隔离区域的共同半导体衬底。
【附图说明】
[0005]图1为根据本发明的实施例的展示早期制造阶段的硅衬底的横截面图；
[0006]图2为在图1所展示的制造阶段之后的制造阶段时的衬底的横截面图；
[0007]图3为在图2所展示的制造阶段之后的制造阶段时的衬底的横截面图；
[0008]图4为在图3所展示的制造阶段之后的制造阶段时的衬底的横截面图；
[0009]图5为在图4所展示的制造阶段之后的制造阶段时的衬底的横截面图；
[0010]图6为在图5所展示的制造阶段之后的制造阶段时的衬底的横截面图；
[0011]图7为在图6所展示的制造阶段之后的制造阶段时的衬底的横截面图；及
[0012]图8说明在形成深沟槽时的沟槽的宽度与侧壁的宽度之间的关系。
【具体实施方式】
[0013]在以下详细描述中，参考形成详细描述的部分且其中作为说明而展示可实践的特定实施例的随附图式。充分详细地描述这些实施例以使所属领域的技术人员能够制造及使用这些实施例，且应理解，可在不脱离本发明的精神及范围的情况下对所揭示的特定实施例作出结构、逻辑或程序上改变。
[0014]本文中描述的实施例提供一种用于形成半导体衬底结构的简化方法，可在所述半导体衬底结构上形成光子装置及电子电路，其中浅沟槽电隔离用于电子装置且深沟槽光学隔离用于光子装置，例如，波导、检测器、分接头、分离器、调制器、解调器及其它光子装置。
[0015]所描述的实施例使用共同中间掩模来形成具有第一及第二沟槽隔离区域开口的共同蚀刻掩模。所述第二沟槽隔离区域开口比所述第一沟槽隔离区域开口宽。掩模界定的第一及第二沟槽隔离区域开口用以在半导体衬底中分别蚀刻第一及第二沟槽。最初将所述第一及第二沟槽蚀刻为相同深度且用氧化物填充所述第一及第二沟槽。所述氧化物完全地填充所述第一较窄沟槽且部分地填充所述第二较宽沟槽。从第二沟槽的底部移除所述氧化物且接着进一步蚀刻所述第二沟槽，使得其比所述第一沟槽深，此后用氧化物填充所述第二沟槽。接着平面化所述衬底，且所述衬底在其中具有浅沟槽隔离区及深沟槽隔离区两者。可在不具有绝缘体上硅构造的半导体衬底中形成所述隔离区。在所述衬底的具有提供电绝缘的浅隔离沟槽的区域中制造电子装置。在提供光子装置与下层衬底之间的光学绝缘的深沟槽隔离区上方制造光子装置。
[0016]现在参看图1到7描述实施例。图1说明在沟槽隔离形成的早期阶段时的半导体(例如，硅或多晶硅)衬底101。将垫氧化物103 (例如，二氧化硅)生长或沉积在衬底101的上表面上以保护所述衬底免受随后形成的硬掩模105的影响。将由(例如)氮化硅形成的硬掩模105沉积在垫氧化物103上方。如图2所展示，可与单一中间掩模一起使用光刻技术来图案化硬掩模105，使得硬掩模105具有用于蚀刻用于形成浅沟槽隔离区的第一沟槽107的第一较窄开口及用于蚀刻用于形成较深沟槽隔离区的第二沟槽109的第二较宽开口。用于蚀刻沟槽107的第一开口可各自为约20nm到约150nm宽。第二沟槽109可为约2μπι到ΙΟμπι宽。因为第二沟槽109将用以隔离由具有包层的硅形成的光子装置(例如，波导/ 二氧化硅(例如，二氧化硅))，所以掩模105的第二开口可针对约300nm到约2μπι的光子装置宽度具有在约2 μ m到约4 μ m的范围内的宽度。湿蚀刻或干蚀刻可用以通过经图案化的硬掩模105中的第一及第二开口在硅衬底101中共同地蚀刻第一沟槽107及第二沟槽109。经蚀刻的沟槽107、109将具有对应于硬掩模105中的第一及第二开口的宽度的宽度。经蚀刻的沟槽107及109的深度可为约200nm到约300nm。
[0017]—旦蚀刻第一沟槽107及第二沟槽109 (如图2所展示)，就在衬底101上方沉积及/或在衬底101上生长薄沟槽隔离氧化物111 (例如，二氧化硅)以填充第一沟槽107及第二沟槽109且覆盖硬掩模105，如图3所展示。所述氧化物可具有为所述沟槽的深度的约一半的厚度，例如约10nm到约150nm。如图4所展示，较窄的第一沟槽107由氧化物111完全地填充，而较宽的第二沟槽由氧化物111部分地填充。
[0018]如图4所展示，接着可将氧化物111平面化到硬掩模105的水平，且接着可使用各向异性湿蚀刻或等离子干蚀刻从第二沟槽109的底部112选择性地移除氧化物111，从而在沟槽109的侧壁处留下氧化物111的小部分作为侧壁间隔物111a。沟槽107的宽度应使得从第二沟槽的底部112移除氧化物会使沟槽107至少部分地(而非完全地)填充有氧化物。这种蚀刻暴露衬底101以用于对沟槽109的进一步蚀刻。
[0019]图8说明沟槽的宽度W与侧壁间隔物(Illa)的宽度w之间的关系，所述关系可用以实现硅衬底101的暴露。当W>2w时，通过沟槽109暴露衬底101以用于进一步蚀刻。因此，在一个实例中，如果侧壁间隔物宽度W为lOOnm，那么第二沟槽109可具有至少200nm的宽度w以确保衬底101的暴露。相反地，如果W〈2w，那么将不充分地蚀刻氧化物111以暴露衬底101。
[0020]应注意，侧壁间隔物Illa为在第二沟槽109处移除氧化物111的人造物。取决于选定的湿蚀刻及/或干蚀刻条件，可在蚀刻期间完全地移除侧壁间隔物Illa以暴露衬底101。
[0021]如图5所展示，可使用侧壁氧化物间隔物Illa(如果存在)及硬掩模105的第二开口作为蚀刻掩模在第二沟槽109上执行不干扰氧化物111的进一步各向异性湿蚀刻或等离子干蚀刻，以将第二沟槽109蚀刻到比第一沟槽107的深度深的深度，例如，蚀刻到为第一沟槽107的深度的至少两倍的深度。对于光子装置隔离，第二沟槽109的深度可在约1.2μπι到1.5μπι的范围内。如果不存在侧壁氧化物间隔物111a，那么这种进一步蚀刻由硬掩模105的第二开口单独地界定。
[0022]在以关于图5所描述的方式进一步蚀刻第二沟槽109之后，可在衬底101上方沉积第二氧化物(例如，二氧化硅)以填充第二沟槽109，此后使用CMP或其它已知平面化技术将整个结构平面化到衬底101的表面，以移除衬底101的表面上方的氧化物以及氧化物垫103及硬掩模105。替代地，可通过磷酸衬底蚀刻来移除氧化