一种在线测试半导体器件衬底的制作方法
【技术领域】
[0001] 本发明设及半导体技术领域，具体设及一种消除在线测试对半导体器件衬底中铜 互连和低K介电材料影响的方法。
【背景技术】
[0002] 晶圆允收测试(WaferAcceptanceTest,WAT)是指半导体晶圆在完成所有制程工 艺之后，针对晶圆上的器件测试结构所进行电性测试。通过对WAT数据的分析，能有效监测 半导体制程工艺中的问题，有助于制程工艺的调整与优化。随着集成电路中半导体关键尺 寸的逐渐缩小，其集成度不断提高，整体制程工艺也逐渐复杂。例如，45nm技术逻辑产品的 总制程工艺步骤数目达到1000W上，需要形成高达12层金属互连层。若在完成所有制程 工艺之后再进行WAT测试，部分制程工艺中的缺陷可能无法及时被发现并予W改进。因此， 在后段铜互连制程过程中，对已获得部分铜互连结构层的娃片进行在线WAT测试便具有较 好的时效性。
[0003] 现有在线WAT测试一般在铜填充于低K介电材料中、铜化学机械平坦化之后，且在 铜介质阻挡层淀积之前执行。在线WAT测试将额外增加铜和低K介电材料表面在空气中暴 露的时间。如果铜表面暴露在空气中时间过长，其表面会被氧化而生成氧化铜。过多的氧化 铜会显著降低后续淀积工艺中铜与其它介质层之间的界面粘附性，从而诱发铜互连结构的 电迁移和应力迁移失效，导致器件可靠性的降低。同时，采用化学气相沉积等方法获得的低 K介电材料由于长时间的暴露，也会大量吸收空气中的水分和杂质基团，造成其介电常数的 变化，显著影响器件的电学稳定与可靠性。
[0004] 目前业界主要采用还原性等离子体直接对测试后的金属铜和低K介电材料表面 进行处理，W去除其表面生成的氧化物和残留的杂质，从而改善其与后续薄膜的界面结合 状态。如中国专利（【申请号】201110150700. 5, 一种提高铜互连可靠性的表面处理方法）公 布的方法，通过采用特定配比的氨气和甲烧等还原性混合气体，在远端产生等离子体后，传 输到铜互连结构的表面对其进行预处理。又如中国专利（专利号：02145828. 6,低介电常数 材料的表面处理方法）通过实施氨等离子体表面处理程序，去除介电层与铜金属层表面的 氧化物。 阳〇化]然而，普通还原性等离子体对金属铜和介电材料表面氧化物的预处理其能力是有 限的，如果铜和介电材料表面在空气中的暴露时间过长，氧化层厚度较大，其预处理效果则 不明显。另外，目前普遍采用的低K介电材料一般为渗杂的多孔氧化娃，随着介电常数要求 的不断降低，介电材料的孔隙率和渗杂量不断提高，其结构变得越来越疏松。常规的氧化层 等离子体修复处理过程中，等离子中高能离子与基团极易使低K介电材料受到受到损伤。
[0006] 常规金属化学机械平坦化之后直接执行的在线WAT测试会对金属铜和低K介电材 料造成较大的损伤，同时在线WAT测试后的等离子体表面处理工艺并不能有效修复金属表 面的较厚的氧化层，且不可避免的会对低K介电材料产生二次损伤。因此，目前亟需开发能 有效消除在线WAT测试对铜互连可靠性影响的新工艺方法，W合理扩大在线WAT测试的工 艺窗口。
【发明内容】
[0007] 为了克服W上问题，本发明旨在提供一种在线测试半导体器件衬底的方法，通过 在填充金属顶部和低K介电材料上增设一层高致密度的介质阻挡层，并配合第一次化学机 械研磨工艺来形成待检测的半导体器件衬底，从而避免在线测试过程在互连结构表面形成 氧化膜W及对低K介电材料的损伤。
[0008] 为了实现上述目的，本发明提供了一种在线测试半导体器件衬底的方法，其包括 W下步骤：
[0009] 步骤Sl:提供一半导体器件衬底；
[0010] 步骤S2 :在所述半导体器件衬底上形成低K介电材料，接着，在低K介电材料表面 形成顶部介质阻挡层，再在低K介电材料和所述顶部介质阻挡层中刻蚀出沟槽，然后在所 述沟槽中填充金属；
[0011] 步骤S3 :进行第一次化学机械研磨工艺，使填充的所述金属顶部与所述沟槽顶部 齐平，从而得到低K介电材料表面覆盖有介质阻挡层的互连层结构，作为待测半导体器件 衬底；
[0012] 步骤S4 :对所述低K介电材料表面覆盖有介质阻挡层的所述待测半导体器件衬底 执行在线测试；其中，在所述在线测试中所述填充的金属顶部表面生成氧化物；
[0013] 步骤S5 :进行第二次化学机械研磨工艺，去除所述填充的金属表面生成的氧化物 和所述低K介质材料表面的所述顶部介质阻挡层。
[0014] 优选地，所述步骤S2中，包括：在具有顶部介质阻挡层的低K介电材料中采用大马 ±革刻蚀工艺刻蚀出所述沟槽，采用电化学锻铜工艺在所述沟槽中采用铜电锻工艺填充金 属铜。
[0015] 优选地，所述步骤S2中，包括：在所述半导体基底上依次淀积底部介质阻挡层、所 述低K介电材料和所述顶部介质阻挡层；采用大马±革刻蚀工艺刻蚀所述顶部介质阻挡 层，低K介电材料和底部介质阻挡层W形成所述沟槽；在所述沟槽和所述顶部介质阻挡层 的表面淀积金属阻挡层；在所述沟槽中采用铜电锻工艺填充金属铜。
[0016] 优选地，所述顶部介质阻挡层的厚度为650~700A。
[0017] 优选地，所述步骤S3中，包括：所述第一次化学机械研磨工艺中研磨停止在所述 顶部介质阻挡层上，得到低K介电材料表面保留有所述顶部介质阻挡层的铜互连层结构。 [001引优选地，所述低K介电材料表面保留的所述顶部介质阻挡层的厚度为！㈱-- 1嫌1。
[0019] 优选地，所述步骤S5中，包括：利用所述第二次铜化学机械研磨工艺完全去除所 述填充的金属表面生成的所述氧化物和所述低K介质材料表面保留的所述顶部介质阻挡 层。
[0020] 优选地，在所述低K介电材料表面淀积的所述顶部介质阻挡层的材料为氮化物或 碳化物。
[0021] 优选地，所述顶部介质阻挡层的形成采用等离子体增强化学气相沉积工艺。
[0022] 优选地，所述步骤SI中，所述半导体基底中形成有前端器件W及前端互连结构。
[0023] 本发明的在线测试半导体器件衬底的方法，首先，在填充金属顶部和低K介电材 料上形成一层高致密度的介质阻挡层，然后采用第一次化学机械研磨工艺平坦化填充金 属，从而形成待测试的结构；利用该结构进行在线测试时，不会对低K介电材料产生损伤， 虽然在填充金属顶部形成了氧化膜，但是，可W采用第二次化学机械研磨工艺将该层氧化 膜去除，并且同时去除高致密度的介质阻挡层，从而在线测试后确保得到没有氧化膜的互 连结构和无损伤的低K介电材料。
【附图说明】
[0024] 图1为本发明的一个较佳实施例的在线测试半导体器件衬底的方法的流程示意 图
[0025]图2-6为本发明的一个较佳实施例的在线测试半导体器件衬底的方法的各个制 备步骤不意图
【具体实施方式】
[00%] 为使本发明的内容更加清楚易懂，W下结合说明书附图，对本发明的内容作进一 步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也 涵盖在本发明的保护范围内。
[0027] 与现有技术相比，本发明通过在待测试互连结构的低K介电材料表面引入顶部介 质阻挡层，能有效抑制低K介电材料在测试过程中因吸收空气中的水分和杂质基团而产生 属性恶化，保证了器件与互连结构在在线测试过程中性能的稳定性；通过利用二次化学机 械研磨，在不损伤低K介电材料的同时，能彻底去除在线测试过程中填充金属表面生成的 氧化物和低K介质材料表面预留的介质阻挡保护层，获得崭新的互连表面和所需的铜互连 结构，使得后续与其它介质层之间的具有良好的界面粘附性，因而能有效消除在线测试对 互连可靠性的影响。
[0028] W下结合附图1-6和具体实施例对本发明的在线测试半导体器件衬底的方法作 进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用W 方便、清晰地达到辅助说明本实施例的目的。
[0029] 本实施例中，请参阅图1，在线测试半导体器件衬底的方法，包括W下步骤：<