br>[0030] 步骤Sl:请参阅图2,提供一半导体器件衬底100 ;
[0031] 具体的，该半导体器件衬底100上形成有前端器件，如金属氧化物半导体器件，W 及前端互连结构，如栅极1和源漏极上的鹤栓塞2等结构。 阳0巧步骤S2 :请参阅图3,在半导体器件衬底100上形成低K介电材料，接着，在低K介 电材料表面形成顶部介质阻挡层，再在低K介电材料和顶部介质阻挡层中刻蚀出沟槽，然 后在沟槽中填充金属；
[0033] 具体的，在具有顶部介质阻挡层的低K介电材料中采用大马±革刻蚀工艺刻蚀出 沟槽，采用电化学锻铜工艺在沟槽中采用铜电锻工艺填充金属铜。本步骤S2具体包括：
[0034] 首先，在半导体器件衬底100上依次淀积底部介质阻挡层3、低K介电材料4和顶 部介质阻挡层5 ;运里，顶部介质阻挡层5的形成采用等离子体增强化学气相沉积工艺；底 部介质阻挡层3的材料为氮化物或碳化物，顶部介质阻挡层5的材料为氮化物或碳化物。例 如，底部介质阻挡层3和顶部介质阻挡层5均为为Si3N4。底部介质阻挡层3的厚度可W为 275~325A，顶部介质阻挡层5的厚度可W为650~700A。顶部介质阻挡层5的厚度 较厚，可W确保顶部介质阻挡层具有较高的致密度，从而在线测试过程中充分保护低K介 质材料表面。
[0035] 然后，采用大马±革刻蚀工艺刻蚀顶部介质阻挡层5,低K介电材料4和底部介质 阻挡层3W形成沟槽；运里的沟槽为铜互连线沟槽。
[0036] 接着，在沟槽和顶部介质阻挡层5的表面沉积金属阻挡层；采用物理气相淀积 (PVD)或原子层淀积（ALD)工艺在铜互连线沟槽的侧壁和底部，W及剩余的顶部介质阻挡 层的表面淀积材质为TiN、Ti、TaN、化等中的一种或多种的金属阻挡层，然后在金属阻挡层 表面沉积铜巧晶层；
[0037] 最后，在沟槽中采用铜电锻工艺填充金属铜7。运里，采用电化学锻铜工艺在铜互 连线沟槽中电锻形成填充金属铜7。
[0038] 步骤S3:请参阅图4,进行第一次化学机械研磨工艺，使填充的金属顶部与沟槽顶 部齐平，从而得到低K介电材料表面覆盖有介质阻挡层的互连层结构，作为待测半导体器 件衬底；
[0039] 具体的，第一次化学机械研磨工艺中研磨停止在顶部介质阻挡层5上，由于研磨 中或多或少会研磨到顶部介质阻挡层5的顶部，因而，研磨后，顶部介质阻挡层5的顶部降 低了，从而得到低K介电材料4表面保留有顶部介质阻挡层5'的铜互连层结构。本实施例 中，低K介电材料4表面保留的顶部介质阻挡层5'的厚度为100~150A。该顶部介质阻 挡层5'具有良好的物化稳定性和隔绝性能，能在较长的时间范围内将待测试铜互连结构中 的低K介电材料4与外界环境有效隔绝，阻止低K介电材料4表面大量吸收空气中的水分 和杂质基团。
[0040] 步骤S4:请参阅图5,对低K介电材料表面覆盖有介质阻挡层的待测半导体器件衬 底执行在线测试；其中，在线测试中填充的金属顶部表面生成氧化物；
[0041] 具体的，运里的氧化物为氧化铜9 ;测试探针8直接与待测半导体器件衬底100上 的金属铜7表面保持良好的欧姆接触，经过较长时间的测试之后，金属铜7表面产生一定厚 度的氧化铜9。
[0042] 步骤S5 :请参阅图6,进行第二次化学机械研磨工艺，去除填充的金属表面生成的 氧化物和低K介质材料表面的顶部介质阻挡层。
[0043] 具体的，利用第二次铜化学机械研磨工艺完全去除填充金属铜7表面生成的氧化 铜9和低K介质材料4表面保留的顶部介质阻挡层5,使填充金属7铜获得新的表面，W及 获得所需的铜互连结构层200。
[0044] 综上所述，本发明在线测试半导体器件衬底的方法，通过在待测试互连结构的低K 介电材料表面引入顶部介质阻挡层，有效抑制低K介电材料在测试过程中因吸收空气中的 水分和杂质基团而发生属性恶化。同时利用二次金属化学机械研磨，彻底去除在线测试过 程中填充金属表面生成的氧化物和低K介质材料表面保留的顶部介质阻挡保护层，获得崭 新的互连表面和所需的互连结构，能有效消除在线测试对互连可靠性的影响。
[0045] 虽然本发明已W较佳实施例掲示如上，然所述实施例仅为了便于说明而举例而 已，并非用W限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若 干的更动与润饰，本发明所主张的保护范围应W权利要求书所述为准。
【主权项】
1. 一种在线测试半导体器件衬底的方法，其特征在于，包括以下步骤： 步骤Sl :提供一半导体器件衬底； 步骤S2 :在所述半导体器件衬底上形成低K介电材料，接着，在低K介电材料表面形成 顶部介质阻挡层，再在低K介电材料和所述顶部介质阻挡层中刻蚀出沟槽，然后在所述沟 槽中填充金属； 步骤S3 :进行第一次化学机械研磨工艺，使填充的所述金属顶部与所述沟槽顶部齐 平，从而得到低K介电材料表面覆盖有介质阻挡层的互连层结构，作为待测半导体器件衬 底； 步骤S4 :对所述低K介电材料表面覆盖有介质阻挡层的所述待测半导体器件衬底执行 在线测试；其中，在所述在线测试中所述填充的金属顶部表面生成氧化物； 步骤S5 :进行第二次化学机械研磨工艺，去除所述填充的金属表面生成的氧化物和所 述低K介质材料表面的所述顶部介质阻挡层。2. 根据权利要求1所述的方法，其特征在于，所述步骤S2中，包括：在具有顶部介质阻 挡层的低K介电材料中采用大马士革刻蚀工艺刻蚀出所述沟槽，采用电化学镀铜工艺在所 述沟槽中采用铜电镀工艺填充金属铜。3. 根据权利要求2所述的方法，其特征在于，所述步骤S2中，包括：在所述半导体基底 上依次淀积底部介质阻挡层、所述低K介电材料和所述顶部介质阻挡层；采用大马士革刻 蚀工艺刻蚀所述顶部介质阻挡层，低K介电材料和底部介质阻挡层以形成所述沟槽；在所 述沟槽和所述顶部介质阻挡层的表面淀积金属阻挡层；在所述沟槽中采用铜电镀工艺填充 金属铜。4. 根据权利要求3所述的方法，其特征在于，所述顶部介质阻挡层的厚度为 650 ~700 Ac5. 根据权利要求3所述的方法，其特征在于，所述步骤S3中，包括：所述第一次化学机 械研磨工艺中研磨停止在所述顶部介质阻挡层上，得到低K介电材料表面保留有所述顶部 介质阻挡层的铜互连层结构。6. 根据权利要求5所述的方法，其特征在于，所述低K介电材料表面保留的所述顶部介 质阻挡层的厚度为1.0:0~1.50:義7. 根据权利要求5所述的方法，其特征在于，所述步骤S5中，包括：利用所述第二次铜 化学机械研磨工艺完全去除所述填充的金属表面生成的所述氧化物和所述低K介质材料 表面保留的所述顶部介质阻挡层。8. 根据权利要求1-7任意一项所述的方法，其特征在于，在所述低K介电材料表面淀积 的所述顶部介质阻挡层的材料为氮化物或碳化物。9. 根据权利要求8所述的方法，其特征在于，所述顶部介质阻挡层的形成采用等离子 体增强化学气相沉积工艺。10. 根据权利要求1所述的方法，其特征在于，所述步骤Sl中，所述半导体基底中形成 有前端器件以及前端互连结构。
【专利摘要】本发明提供了在线测试半导体器件衬底的方法，包括：在半导体器件衬底上形成低K介电材料，在低K介电材料表面形成顶部介质阻挡层，再在低K介电材料和顶部介质阻挡层中刻蚀出沟槽，然后在沟槽中填充金属；进行第一次化学机械研磨工艺，使填充的金属顶部与沟槽顶部齐平，从而得到低K介电材料表面覆盖有介质阻挡层的互连层结构，作为待测半导体器件衬底；对低K介电材料表面覆盖有介质阻挡层的待测半导体器件衬底执行在线测试；在线测试中填充的金属顶部表面生成氧化物；进行第二次化学机械研磨工艺，去除填充的金属表面生成的氧化物和低K介质材料表面的顶部介质阻挡层。本发明确保在线测试后得到没有氧化膜的互连结构和无损伤的低K介电材料。
【IPC分类】H01L21/66
【公开号】CN105140148
【申请号】CN201510459334
【发明人】张磊, 姬峰, 陈昊瑜
【申请人】上海华力微电子有限公司
【公开日】2015年12月9日
【申请日】2015年7月30日