多沟道全包围栅极鳍式半导体器件制备方法
【技术领域】
[0001]本发明涉及半导体制造领域，更具体地说，本发明涉及一种多沟道全包围栅极鳍式半导体器件制备方法。
【背景技术】
[0002]随着集成电路的发展，器件尺寸越来越小，集成度越来越高。随着半导体器件特征尺寸由于器件尺寸越来越小而不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅，双栅，多栅等新工艺的应用。
[0003]目前鳍式场效应管在小尺寸领域被广发使用，而具有全包围栅极(gate-all-around)结构的半导体器件由于在器件性能及能有效抑制短沟道效应(shortchannel effect)的特殊性能，正是半导体业界所追求的。由于器件沟道被栅极包围，所以器件漏场的影响也被消除，有效抑制了器件的漏电及穿通问题。由于全包围栅极悬空于底部衬底，因此全包围栅极器件的制造工艺较为复杂。
【发明内容】
[0004]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种多沟道全包围栅极鳍式半导体器件制备方法，能够形成全包围的金属栅极结构，在鳍式场效应管结构中有效地抑制了短沟道效应、漏场和穿通等问题，提高了器件性能。
[0005]为了实现上述技术目的，根据本发明，提供了一种多沟道全包围栅极鳍式半导体器件制备方法，包括:
[0006]第一步骤，提供衬底，在所述衬底上形成有非掺杂的翅片结构硅基体，该翅片结构硅基体包含源极结构、漏极结构以及位于所述源极结构和漏极结构之间的鳍形沟道结构；
[0007]第二步骤，在所述翅片结构硅基体上的覆盖掩膜层；
[0008]第三步骤，布置氧化物层，以覆盖鳍形沟道结构两侧的衬底表面并露出鳍形沟道结构上的覆盖掩膜层；
[0009]第四步骤，第一次部分地蚀刻氧化物层至露出鳍形沟道结构的上段部分；
[0010]第五步骤，部分地蚀刻所述上段部分以在所述上段部分外两侧分别形成第一内凹和第二内凹；
[0011 ] 第六步骤，在所述第一内凹和所述第二内凹中分别进行掺杂外延以形成第一外延部分和第二外延部分；
[0012]第七步骤，其中第二次部分地蚀刻氧化物层；
[0013]第八步骤，其中去除掩膜层；
[0014]第九步骤，其中蚀刻暴露出来的鳍形沟道结构，使得所述第一外延部分和所述第二外延部分形成为悬空于衬底上方的双沟道结构。
[0015]优选地，所述多沟道全包围栅极鳍式半导体器件制备方法还包括第十步骤，在第一外延部分和第二外延部分外周分别依次沉积一高介电常数材料层和一金属材料层。
[0016]优选地，所述多沟道全包围栅极鳍式半导体器件制备方法还包括第十步骤，在第一外延部分和第二外延部分外周分别依次沉积氧化层和多晶硅。
[0017]优选地，所述翅片结构硅基体由单晶硅构成、锗硅或碳硅构成。
[0018]优选地，在第十步骤通过原子层沉积高介电常数材料层。
[0019]优选地，在第十步骤通过溅射沉积金属材料层。
[0020]优选地，第一次部分地蚀刻氧化物层和第二次部分地蚀刻氧化物层采用干法蚀亥丨J、湿法蚀刻或者SiCoNi蚀刻。
[0021 ] 优选地，掺杂外延的方式是锗掺杂外延或碳掺杂。
[0022]优选地，在第九步骤中，湿法蚀刻暴露出来的鳍形沟道结构。
【附图说明】
[0023]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0024]图1和图2示意性地示出了根据本发明优选实施例的多沟道全包围栅极鳍式半导体器件制备方法的第一步骤。
[0025]图3示意性地示出了根据本发明优选实施例的多沟道全包围栅极鳍式半导体器件制备方法的第二步骤。
[0026]图4示意性地示出了根据本发明优选实施例的多沟道全包围栅极鳍式半导体器件制备方法的第三步骤。
[0027]图5示意性地示出了根据本发明优选实施例的多沟道全包围栅极鳍式半导体器件制备方法的第四步骤。
[0028]图6示意性地示出了根据本发明优选实施例的多沟道全包围栅极鳍式半导体器件制备方法的第五步骤。
[0029]图7示意性地示出了根据本发明优选实施例的多沟道全包围栅极鳍式半导体器件制备方法的第六步骤。
[0030]图8示意性地示出了根据本发明优选实施例的多沟道全包围栅极鳍式半导体器件制备方法的第七步骤。
[0031]图9示意性地示出了根据本发明优选实施例的多沟道全包围栅极鳍式半导体器件制备方法的第八步骤。
[0032]图10示意性地示出了根据本发明优选实施例的多沟道全包围栅极鳍式半导体器件制备方法的第九步骤。
[0033]图11和图12示意性地示出了根据本发明优选实施例的多沟道全包围栅极鳍式半导体器件制备方法的第十步骤。
[0034]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
【具体实施方式】
[0035]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
[0036]图1至图12示意性地示出了根据本发明优选实施例的多沟道全包围栅极鳍式半导体器件制备方法的各个步骤。
[0037]如图1至图12所示，根据本发明优选实施例的多沟道全包围栅极鳍式半导体器件制备方法包括:
[0038]如图1的立体图和图2沿图1所示的虚线平面截取的截面图所示，第一步骤，其中提供衬底100，在所述衬底100上形成有非掺杂的翅片结构娃基体，该翅片结构娃基体包含源极结构10、漏极结构20以及位于所述源极结构和漏极结构之间的鳍形沟道结构30 ;
[0039]如图3所示，第二步骤，其中在所述翅片结构硅基体上的覆盖掩膜层40 ;
[0040]如图4所示，第三步骤，其中布置氧化物层50，以覆盖鳍形沟道结构30两侧的衬底100表面并露出鳍形沟道结构30上的覆盖掩膜层40 ;
[0041]如图5所示，第四步骤，其中第一次部分地蚀刻氧化物层50至露出鳍形沟道结构30的上