薄膜晶体管及其制作方法、显示基板和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体而言，涉及一种搏，薄膜晶体管制作方法、一种薄膜晶体管、一种显示基板和一种显示装置。
【背景技术】
[0002]目前高PPI (Pixels Per Inch)已经成为中小尺寸显示装置的主要发展方向，为了实现更好的TFT(薄膜晶体管)特性以保证高PPI的充电需求，在产品中多采用顶栅结构。
[0003]但是顶栅结构的工艺一般较复杂，掩膜工艺繁多，因此成本和良率成为面板厂商最为亟待解决的问题。为了避免背光源的强光直接照射背沟道产生漏电流，一般在半导体层之前需要制作一层遮光层。现有技术中的遮光层通常采用金属Mo制作，单独进行一次掩膜工艺形成图案。
[0004]有的产品为了减少掩膜工艺次数以降低成本，放弃了遮光层的制作，通过提高TFT其他部分的工艺能力和优化像素设计来确保产品性能，但是该方案在产品更新换代中很快被放弃，因为高性能产品不能接受较大的漏电流，因此仍需在顶栅结构中设置遮光层。
【发明内容】
[0005]本发明所要解决的技术问题是，简化具有遮光层的薄膜晶体管的制作工艺。
[0006]为此目的，本发明提出了一种薄膜晶体管制作方法，包括:
[0007]依次形成遮光层、绝缘层和半导体层；
[0008]通过一次构图工艺形成遮光层、绝缘层和半导体层的图形。
[0009]优选地，通过一次构图工艺形成遮光层、绝缘层和半导体层的图形包括:
[0010]在所述半导体层的第一区域形成光刻胶；
[0011]对所述半导体层进行蚀刻，以去除所述第一区域以外的半导体层；
[0012]对所述绝缘层进行第一次蚀刻，以去除所述第一区域以外的绝缘层；
[0013]对所述光刻胶进行处理，以使所述光刻胶的宽度小于所述第一区域的宽度，其中，处理后的光刻胶对应于第二区域；
[0014]对所述遮光层和半导体层进行蚀刻，以去除第一区域以外的遮光层，以及去除第二区域以外的半导体层。
[0015]优选地，还包括:
[0016]对所述绝缘层进行第二次蚀刻，以使所述绝缘层的宽度大于第二区域的宽度，且小于第一区域的宽度。
[0017]优选地，对所述半导体层进行蚀刻包括:
[0018]在SFf^P Cl 2的流量比例为10/400至40/400，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对所述半导体层蚀刻110秒至120秒。
[0019]优选地，对所述绝缘层进行第一次蚀刻包括:
[0020]在CFjP O 2的流量比例为200/40至200/20，射频发生器对工艺腔体等离子体输入的功率为600W至100W的条件下，对所述绝缘层蚀刻250秒至350秒。
[0021]优选地，对所述光刻胶进行处理包括:
[0022]对所述光刻胶进行灰化处理。
[0023]优选地，对所述光刻胶进行灰化处理包括:
[0024]在SFf^P O 2的流量比例为20/400至40/400，射频发生器对工艺腔体等离子体输入的功率为350W至450W的条件下，对所述光刻胶灰化处理40秒至60秒。
[0025]优选地，对所述遮光层和半导体层进行蚀刻包括:
[0026]在SFf^P Cl 2的流量比例为10/400至40/400，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对所述遮光层和半导体层蚀刻110秒至120秒。
[0027]优选地，对所述绝缘层进行第二次蚀刻包括:
[0028]在CFjP O 2的流量比例为200/50至200/30，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对所述绝缘层蚀刻35秒至45秒，在SFf^P O 2的流量比例为10/200至30/200，射频发生器对工艺腔体等离子体输入的功率为300W至500W的条件下，对所述绝缘层蚀刻18秒至22秒。
[0029]优选地，在半导体层的第一区域形成光刻胶之前还包括:
[0030]在缓冲层上形成第一非晶硅层以作为所述遮光层；
[0031 ] 在所述述遮光层上形成绝缘层；
[0032]在所述绝缘层上形成第二非晶硅层；
[0033]对所述第二非晶硅层退火处理，将所述第二非晶硅层转化为所述多晶硅层，以作为所述半导体层。
[0034]优选地，所述缓冲层的材料为SiNx,所述绝缘层的材料为S1x。
[0035]优选地，在对所述绝缘层进行第二次蚀刻之后还包括:
[0036]剥离半导体层之上的光刻胶；
[0037]在半导体层上形成栅绝缘层；
[0038]在栅绝缘层之上形成栅极；
[0039]在栅极之上形成层间介质层；
[0040]在层间介质层之上形成源极和漏极，通过所述层间介质层和所述栅绝缘层中的过孔与所述半导体层电连接。
[0041]本发明还提出了一种薄膜晶体管，包括:
[0042]遮光层；
[0043]绝缘层，设置在所述遮光层之上；
[0044]半导体层，设置在所述绝缘层之上。
[0045]优选地，所述非晶硅层的宽度大于所述绝缘层的宽度，所述绝缘层的宽度大于所述多晶硅层的宽度。
[0046]优选地，还包括:
[0047]栅绝缘层，设置在所述半导体层之上；
[0048]栅极，设置在所述栅绝缘层之上；
[0049]层间介质层，设置在所述栅极之上；
[0050]源极和漏极，设置在所述层间介质层之上，通过所述层间介质层和所述栅绝缘层中的过孔与所述半导体层电连接。
[0051]本发明还提出了一种显示基板，包括上述薄膜晶体管。
[0052]本发明还提出了一种显示装置，包括权上述显示基板。
[0053]根据上述技术方案，可以通过一个掩膜来形成多晶硅层作为有源层，以及形成非晶硅层作为遮光层，相对于现有技术中在有源层之下通过金属额外再通过一个掩膜来形成遮光层，可以减少一道掩膜工艺，简化了薄膜晶体管的制作流程。
【附图说明】
[0054]通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中:
[0055]图1示出了根据本发明一个实施例的薄膜晶体管制作方法的示意流程图；
[0056]图2示出了根据本发明一个实施例的薄膜晶体管制作方法的具体示意流程图；
[0057]图3至图10示出了根本发明一个实施例的薄膜晶体管制作方法的具体示意流程图；
[0058]附图标号说明:
[0059]1-遮光层；2_绝缘层；3_半导体层；4_光刻胶；5_缓冲层；6_栅绝缘层；7-栅极；8_层间介质层；10_第一区域；11-源极；12_漏极；20_第二区域。
【具体实施方式】
[0060]为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和【具体实施方式】对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
[0061]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
[0062]如图1所示，根据本发明一个实施例的薄膜晶体管制作方法包括:
[0063]SI，依次形成遮光层1、绝缘层2和半导体层3，如图3所示；
[0