半导体装置的制造方法
【专利说明】半导体装置
[0001][相关申请案]
[0002]本申请案享有以日本专利申请案2014-151648号(申请日:2014年7月25日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
技术领域
[0003]本发明的实施方式涉及一种半导体装置。
【背景技术】
[0004]作为电力用半导体装置的一例，具有使用pn结的PIN 二极管。对PIN 二极管要求降低开关损耗。为了降低开关损耗，具有在不损害耐受电压的范围内使漂移区域变薄的方法。通过使漂移区域变薄而使反向恢复时的载流子减少，从而降低开关损耗。
[0005]然而，如果反向恢复时的阴极侧蓄积载流子过于减少，则载流子易于在反向恢复中消失，故而有电流及电压产生振荡之虞。
【发明内容】
[0006]本发明所要解决的问题在于提供一种可抑制电流及电压的振荡的半导体装置。
[0007]实施方式的半导体装置包括:半导体衬底，包含第1面、及与所述第1面对向的第2面；第一 p型半导体区域，选择性地设置在所述半导体衬底的所述第1面侧；第一 η型半导体区域，设置在所述半导体衬底的所述第2面侧；第二 η型半导体区域，设置在所述第一Ρ型半导体区域与所述第一η型半导体区域之间的所述半导体衬底中，且η型杂质浓度比所述第一 η型半导体区域低；第三η型半导体区域，设置在所述第一 ρ型半导体区域与所述第二 η型半导体区域之间的所述半导体衬底中，且η型杂质浓度比所述第二 η型半导体区域低；第四η型半导体区域，设置在所述第一 η型半导体区域与所述第二 η型半导体区域之间的所述半导体衬底中，η型杂质浓度比所述第二 η型半导体区域低，且载流子寿命比所述第三η型半导体区域长；阳极电极，电连接于所述第一 ρ型半导体区域；及阴极电极，电连接于所述第一η型半导体区域。
【附图说明】
[0008]图1是第1实施方式的半导体装置的示意剖视图。
[0009]图2是第1实施方式的半导体装置的示意俯视图。
[0010]图3是在第1实施方式的半导体装置的制造方法中制造中途的半导体装置的示意剖视图。
[0011]图4是在第1实施方式的半导体装置的制造方法中制造中途的半导体装置的示意剖视图。
[0012]图5是第2实施方式的半导体装置的示意剖视图。
【具体实施方式】
[0013]以下，一面参照图式，一面对本发明的实施方式进行说明。此外，在以下的说明中，对同一构件等标注相同符号，并对已说明过一次的构件等适当省略其说明。
[0014]另外，在本说明书中，n+型、η型、η型的记载是指η型的杂质浓度以该顺序降低。同样地，Ρ+型、Ρ型、Ρ型的记载是指Ρ型的杂质浓度以该顺序降低。
[0015](第1实施方式)
[0016]本实施方式的半导体装置包括:半导体衬底，包含第1面、及与第1面对向的第2面；第一 Ρ型半导体区域，选择性地设置在半导体衬底的第1面侧；第一 η型半导体区域，设置在半导体衬底的第2面侧；第二 η型半导体区域，设置在第一 ρ型半导体区域与第一 η型半导体区域之间的半导体衬底中，且η型杂质浓度比第一 η型半导体区域低；第三η型半导体区域，设置在第一 ρ型半导体区域与第二 η型半导体区域之间的半导体衬底中，且η型杂质浓度比第二 η型半导体区域低；第四η型半导体区域，设置在第一 η型半导体区域与第二 η型半导体区域之间的半导体衬底中，η型杂质浓度比第二 η型半导体区域低，且载流子寿命比第三η型半导体区域长；阳极电极，电连接于第一 ρ型半导体区域；及阴极电极，电连接于第一η型半导体区域。
[0017]图1是本实施方式的半导体装置的示意剖视图。图2是本实施方式的半导体装置的示意俯视图。图1是图2的ΑΑ’线示意剖视图。
[0018]本实施方式的半导体装置是隔着半导体衬底而设置有阳极电极与阴极电极的PIN二极管。本实施方式的PIN 二极管100包含元件区域、及包围元件区域的终端区域。元件区域在PIN 二极管100接通时作为主要流动电流的区域来发挥功能。终端区域在PIN 二极管100断开时，作为使施加于元件区域的端部的电场缓和而使PIN 二极管100的元件耐受电压提高的区域来发挥功能。
[0019]如图1所示，本实施方式的PIN 二极管100包含半导体衬底10，半导体衬底10包含第1面、及与第1面对向的第2面。半导体衬底10为例如单晶硅。半导体衬底10的膜厚为例如50 μ m以上且300 μ m以下。
[0020]在半导体衬底10的第1面侧设置ρ型的阳极区域(第一 ρ型半导体区域)12。阳极区域12选择性地设置在半导体衬底10的元件区域的表面。阳极区域12包含例如硼(Β)作为Ρ型杂质。Ρ型杂质的浓度为例如1 X 1019cm 3以上且1 X 10 21cm 3以下。
[0021]在半导体衬底10的第2面侧设置n+型的阴极区域(第一 η型半导体区域)14。阴极区域14包含例如磷⑵或砷(As)作为η型杂质。η型杂质的浓度为例如5 X 1019cm 3以上且1 X 1022cm 3以下。
[0022]在阳极区域12与阴极区域14之间的半导体衬底10中设置有η型的缓冲区域(第二 η型半导体区域)16。缓冲区域16具有在PIN 二极管100断开时抑制耗尽层的扩展的功會泛。
[0023]缓冲区域16的η型杂质的浓度比阴极区域14的η型杂质浓度低。另外，缓冲区域16的比电阻比阴极区域14高。
[0024]缓冲区域16包含例如氢⑶或He (氦)作为η型杂质。缓冲区域16也可更包含磷(Ρ)或砷(As)作为η型杂质。缓冲区域16的氢(Η)或He (氦)的浓度为例如1 X 1016cm 3以上且lX1019cm3以下。
[0025]在阳极区域12与缓冲区域16之间的半导体衬底10中设置有η型的漂移区域(第三η型半导体区域)18。漂移区域18的η型杂质的浓度比缓冲区域16的η型杂质的浓度低。另外，漂移区域18的比电阻比缓冲区域16高。
[0026]漂移区域18包含例如磷⑵或砷(As)作为η型杂质。η型杂质的浓度为例如1 X 1015cm 3以上且 5X 10 16cm 3以下。
[0027]在阴极区域14与缓冲区域16之间的半导体衬底10中设置有η型的载流子蓄积区域(第四η型半导体区域)20。载流子蓄积区域20的η型杂质的浓度比缓冲区域16的η型杂质的浓度低。另外，载流子蓄积区域20的比电阻比缓冲区域16高。
[0028]载流子蓄积区域20包含例如磷⑵或砷(As)作为η型杂质。η型杂质的浓度为例如1 X 1015cm 3以上且5Χ 10 16cm 3以下。载流子蓄积区域20的η型杂质的浓度与漂移区域18为相同程度。
[0029]载流子蓄积区域20的载流子寿命比漂移区域18的载流子寿命长。载流子蓄积区域20具有通过蓄积载流子而抑制PIN 二极管100在反向恢复时振荡的功能。
[0030]漂移区域18、载流子蓄积区域20的载流子寿命的长短关系，例如可利用扩展电阻测定(Spreading Resistance Analysis)对试样进行评价而判断，该试样是通过对半导体衬底10进行斜向研磨而制成。
[0031]阳极区域12、漂移区域18、缓冲区域16、载流子蓄积区域20、及阴极区域14构成元件区域。
[0032]在元件区域中，与第1面垂直的方向上的氢或氦的浓度分布在缓冲区域(第二 η型半导体区域)16中具有峰值。氢或氦的峰值位置位于例如自第2面起20 μ m以上且30 μ m以下的位置。另外，氢或氦的峰值的半